Vesta
Español
Código fuente

HADDPS

Empaquetado coma flotante de precisión simple Horizontal Añadir

estableVMJITAOTinstruccion

Codificaciones

OpcodeInstruccionOp/En64 bitsCompat/LegacyDescripcion
F2 0F 7C /rHADDPS xmm1, xmm2/m128RMValidoValidoHorizontal añadir valores en coma flotante de precisión simple empaquetados de xmm2/m128 a xmm1.
VEX.128.F2.0F.WIG 7C /rVHADDPS xmm1, xmm2, xmm3/m128RVMValidoValidoValores horizontales de punto flotante de precisión única de xmm2 y xmm3/mem.
VEX.256.F2.0F.WIG 7C /rVHADDPS ymm1, ymm2, ymm3/m256RVMValidoValidoValores horizontales de punto flotante de precisión única de ymm2 y ymm3/mem.

Codificacion de operandos

Cada modo es un valor de la columna Op/En de arriba. Dice en que campo de la instruccion codificada va cada operando, en el orden en que se escriben, y si la instruccion lo lee, lo escribe o ambas cosas.

RM

  1. modrm.reg lectura y escriturabyte ModRM, campo reg (bits 5-3)
  2. modrm.rm lecturabyte ModRM, campo r/m (bits 2-0); con el byte SIB y el desplazamiento cuando el campo mod los pide

RVM

  1. modrm.reg escriturabyte ModRM, campo reg (bits 5-3)
  2. vex.vvvv lecturaprefijo VEX, campo vvvv (invertido)
  3. modrm.rm lecturabyte ModRM, campo r/m (bits 2-0); con el byte SIB y el desplazamiento cuando el campo mod los pide

Coste medido

Cargando las mediciones de arch-data...

Descripción

Añade los valores en coma flotante de precisión simple en los primeros y segundos dwords del operando de destino y almacena el resultado en el primer dword del operando de destino.

Añade valores en coma flotante de precisión simple en el tercer y cuarto dword del operando de destino y almacena el resultado en el segundo dword del operando de destino.

Añade valores en coma flotante de precisión simple en el primer y segundo dword del operando de origen y almacena el resultado en el tercer dword del operando de destino.

Añade valores en coma flotante de precisión simple en el tercer y cuarto dword del operando de origen y almacena el resultado en el cuarto dword del operando de destino.

En modo de 64 bits, el uso del prefijo REX.R permite esta instrucción para acceder a registros adicionales (XMM8-XMM15).

See Figure 3-14 for HADDPS; see Figure 3-15 for VHADDPS.

HADDPS xmm1, xmm2/m128

[127:96] [95:64] [63:32] [31:0] xmm2/ m128

[127:96] [95:64] [63:32] [31:0] xmm1

xmm2/m128 xmm2/m128 xmm1[95:64] + xmm1[31:0] + RESULT: [95:64] + xmm2/ [31:0] + xmm2/ xmm1[127:96] xmm1[63:32] xmm1 m128[127:96] m128[63:32]

[127:96] [95:64] [63:32] [31:0]

OM15994

Figura 3-14. HADDPS--Packed coma flotante de precisión simple Horizontal Add

SRC1 X7 X6 X5 X4 X3 X2 X1 X0

SRC2 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0

DEST Y6+Y7 Y4+Y5 X6+X7 X4+X5 Y2+Y3 Y0+Y1 X2+X3 X0+X1

Figura 3-15. Operación VHADDPS

128-bit Legacy SSE versión: La segunda fuente puede ser un registro XMM o una ubicación de memoria de 128 bits. El destino no es distinto del registro XMM de primera fuente y los bits superiores (MAXVL-1:128) del destino de registro YMM correspondiente no son modificados. VEX.128 versión codificada: el primer operando de origen es un registro XMM o 128-bit ubicación de memoria. El operando de destino es un registro XMM. Los bits superiores (MAXVL-1:128) del destino de registro YMM correspondiente se ponen a cero. VEX.256 versión codificada: El primer operando de origen es un registro YMM. El segundo operando de origen puede ser un registro YMM o una ubicación de memoria de 256 bits. El operando de destino es un registro YMM.

Operación

HADDPS (128-bit Legacy SSE Version)
DEST[31:0] := SRC1[63:32] + SRC1[31:0]
DEST[63:32] := SRC1[127:96] + SRC1[95:64]
DEST[95:64] := SRC2[63:32] + SRC2[31:0]
DEST[127:96] := SRC2[127:96] + SRC2[95:64]
DEST[MAXVL-1:128] (Unmodified)

VHADDPS (VEX.128 Encoded Version)
DEST[31:0] := SRC1[63:32] + SRC1[31:0]
DEST[63:32] := SRC1[127:96] + SRC1[95:64]
DEST[95:64] := SRC2[63:32] + SRC2[31:0]
DEST[127:96] := SRC2[127:96] + SRC2[95:64]
DEST[MAXVL-1:128] := 0

VHADDPS (VEX.256 Encoded Version)
DEST[31:0] := SRC1[63:32] + SRC1[31:0]
DEST[63:32] := SRC1[127:96] + SRC1[95:64]
DEST[95:64] := SRC2[63:32] + SRC2[31:0]
DEST[127:96] := SRC2[127:96] + SRC2[95:64]
DEST[159:128] := SRC1[191:160] + SRC1[159:128]
DEST[191:160] := SRC1[255:224] + SRC1[223:192]
DEST[223:192] := SRC2[191:160] + SRC2[159:128]
DEST[255:224] := SRC2[255:224] + SRC2[223:192]

Intel C/C++ compilador intrínseco

HADDPS __m128 _mm_hadd_ps (__m128 a, __m128 b);
VHADDPS __m256 _mm256_hadd_ps (__m256 a, __m256 b);
Exceptions When the source operand is a memory operand, the operand must be aligned on a 16-byte boundary or a general- protection exception (#GP) will be generated.;

Excepciones numéricas

Overflow, Underflow, Invalid, Precision, Denormal.

Otras excepciones

Ver Tabla 2-19, "Tipo 2 Condiciones de Excepción de Clase".

Fuentes