Vesta
Español
Código fuente

MOVDDUP

Replicar valores en coma flotante de precisión doble

estableVMJITAOTinstruccion

Codificaciones

OpcodeInstruccionOp/En64 bitsCompat/LegacyDescripcion
F2 0F 12 /rMOVDDUP xmm1, xmm2/m64AValidoValidoMover valor en coma flotante de precisión doble de xmm2/m64 y duplicar en xmm1.
VEX.128.F2.0F.WIG 12 /rVMOVDDUP xmm1, xmm2/m64AValidoValidoMover valor en coma flotante de precisión doble de xmm2/m64 y duplicar en xmm1.
VEX.256.F2.0F.WIG 12 /rVMOVDDUP ymm1, ymm2/m256AValidoValidoMover el índice valores en coma flotante de precisión doble de ymm2/mem y duplicar cada elemento en ymm1.
EVEX.128.F2.0F.W1 12 /rVMOVDDUP xmm1 {k1}{z}, xmm2/m64BValidoValidoMover valor en coma flotante de precisión doble de AND AVX512F) xmm2/m64 y duplicar cada elemento en xmm1 OR AVX10.1 sujeto a máscara de escritura k1.
EVEX.256.F2.0F.W1 12 /rVMOVDDUP ymm1 {k1}{z}, ymm2/m256BValidoValidoMover los valores del índice coma flotante de precisión doble AND AVX512F) de ymm2/m256 y duplicar cada elemento OR AVX10.1 en ymm1 sujeto a máscara de escritura k1.
EVEX.512.F2.0F.W1 12 /rVMOVDDUP zmm1 {k1}{z}, zmm2/m512BValidoValidoMover los valores de índice coma flotante de precisión doble OR AVX10.1 de zmm2/m512 y duplicar cada elemento en zmm1 sujeto a máscara de escritura k1.

Codificacion de operandos

Cada modo es un valor de la columna Op/En de arriba. Dice en que campo de la instruccion codificada va cada operando, en el orden en que se escriben, y si la instruccion lo lee, lo escribe o ambas cosas.

A

  1. modrm.reg escriturabyte ModRM, campo reg (bits 5-3)
  2. modrm.rm lecturabyte ModRM, campo r/m (bits 2-0); con el byte SIB y el desplazamiento cuando el campo mod los pide

B

  1. modrm.reg escriturabyte ModRM, campo reg (bits 5-3)
  2. modrm.rm lecturabyte ModRM, campo r/m (bits 2-0); con el byte SIB y el desplazamiento cuando el campo mod los pide

Tupla: MOVDDUP

Coste medido

Cargando las mediciones de arch-data...

Descripción

Para versiones 256-bit o superior: Duplica valores en coma flotante de precisión doble incluso indexado del operando de origen (el segundo operando) y en par adyacente y almacén al operando de destino (el primer operando).

Para versiones de 128 bits: Duplica el valor en coma flotante de precisión doble bajo del operando de origen (el segundo operando) y almacenar al operando de destino (el primer operando).

128-bit Legacy SSE versión: Los bits (MAXVL-1:128) del registro de destino correspondiente son invariables. El operando de origen es el registro XMM o una ubicación de memoria de 64 bits.

VEX.128 y EVEX.128 versión codificada: Bits (MAXVL-1:128) del registro de destino se ponen a cero. El operando de origen es el registro XMM o una ubicación de memoria de 64 bits. El destino se actualiza condicionalmente bajo la máscara de escritura para la versión EVEX.

VEX.256 y EVEX.256 versión codificada: Bits (MAXVL-1:256) del registro de destino se ponen a cero. El operando de origen es el registro YMM o una ubicación de memoria de 256 bits. El destino se actualiza condicionalmente bajo la máscara de escritura para la versión EVEX.

EVEX.512 versión codificada: El destino se actualiza según la máscara de escritura. El operando de origen es ZMM registro o una ubicación de memoria de 512 bits.

Nota: VEX.vvvv y EVEX.vvvv están reservados y deben ser 1111b instrucciones de lo contrario #UD.

                            SRC          X3                  X2    X1           X0
                            DEST         X2                  X2    X0           X0

Figura 4-2. Operación VMOVDDUP

Operación

VMOVDDUP (EVEX Encoded Versions)

(KL, VL) = (2, 128), (4, 256), (8, 512)

TMP_SRC[63:0] := SRC[63:0]

TMP_SRC[127:64] := SRC[63:0]

IF VL >= 256

     TMP_SRC[191:128] := SRC[191:128]

     TMP_SRC[255:192] := SRC[191:128]

FI;

IF VL >= 512

     TMP_SRC[319:256] := SRC[319:256]

     TMP_SRC[383:320] := SRC[319:256]

     TMP_SRC[477:384] := SRC[477:384]

     TMP_SRC[511:484] := SRC[477:384]

FI;

FOR j := 0 TO KL-1

     i := j * 64

     IF k1[j] OR *no writemask*

          THEN DEST[i+63:i] := TMP_SRC[i+63:i]

          ELSE

                  IF *merging-masking*          ; merging-masking

                      THEN *DEST[i+63:i] remains unchanged*

                      ELSE                      ; zeroing-masking

                      DEST[i+63:i] := 0         ; zeroing-masking

                  FI

     FI;

ENDFOR

DEST[MAXVL-1:VL] := 0

VMOVDDUP (VEX.256 Encoded Version)
DEST[63:0] := SRC[63:0]
DEST[127:64] := SRC[63:0]
DEST[191:128] := SRC[191:128]
DEST[255:192] := SRC[191:128]
DEST[MAXVL-1:256] := 0

VMOVDDUP (VEX.128 Encoded Version)
DEST[63:0] := SRC[63:0]
DEST[127:64] := SRC[63:0]
DEST[MAXVL-1:128] := 0


MOVDDUP (128-bit Legacy SSE Version)
DEST[63:0] := SRC[63:0]
DEST[127:64] := SRC[63:0]
DEST[MAXVL-1:128] (Unmodified)

Intel C/C++ compilador intrínseco

VMOVDDUP __m512d _mm512_movedup_pd( __m512d a);
VMOVDDUP __m512d _mm512_mask_movedup_pd(__m512d s, __mmask8 k, __m512d a);
VMOVDDUP __m512d _mm512_maskz_movedup_pd( __mmask8 k, __m512d a);
VMOVDDUP __m256d _mm256_mask_movedup_pd(__m256d s, __mmask8 k, __m256d a);
VMOVDDUP __m256d _mm256_maskz_movedup_pd( __mmask8 k, __m256d a);
VMOVDDUP __m128d _mm_mask_movedup_pd(__m128d s, __mmask8 k, __m128d a);
VMOVDDUP __m128d _mm_maskz_movedup_pd( __mmask8 k, __m128d a);
MOVDDUP __m256d _mm256_movedup_pd (__m256d a);
MOVDDUP __m128d _mm_movedup_pd (__m128d a);

SIMD coma flotante Excepciones

None.

Otras excepciones

Instrucciones no codificadas en EVEX, ver Tabla 2-22, "Tipo 5 Condiciones de Excepción de Clase".

Instrucciones codificadas por EVEX, ver Tabla 2-54, "Tipo E5NF Clase Condiciones de Excepción."

Additionally:

#UD               If EVEX.vvvv != 1111B or VEX.vvvv != 1111B.

Fuentes