Vesta
Español
Código fuente

PDEP

Depósito de bits paralelo

estableVMJITAOTinstruccion

Codificaciones

OpcodeInstruccionOp/En64 bitsCompat/LegacyDescripcion
VEX.LZ.F2.0F38.W0 F5 /rPDEP r32a, r32b, r/m32RVMValidoValidoDepósito paralelo de bits de r32b utilizando máscara en r/m32, el resultado está escrito a r32a.
VEX.LZ.F2.0F38.W1 F5 /rPDEP r64a, r64b, r/m64RVMValidoNo codificableDepósito paralelo de bits de r64b utilizando máscara en r/m64, el resultado está escrito a r64a.

Codificacion de operandos

Cada modo es un valor de la columna Op/En de arriba. Dice en que campo de la instruccion codificada va cada operando, en el orden en que se escriben, y si la instruccion lo lee, lo escribe o ambas cosas.

RVM

  1. modrm.reg escriturabyte ModRM, campo reg (bits 5-3)
  2. vex.vvvv lecturaprefijo VEX, campo vvvv (invertido)
  3. modrm.rm lecturabyte ModRM, campo r/m (bits 2-0); con el byte SIB y el desplazamiento cuando el campo mod los pide

Coste medido

Cargando las mediciones de arch-data...

Descripción

PDEP utiliza una máscara en el segundo operando de origen (el tercer operando) para transferir/escatter contiguos bits de bajo orden en el primer operando de origen (el segundo operando) al destino (el primer operando). PDEP toma los bits bajos del primer operando de origen y los deposita en el operando de destino en las ubicaciones de bits correspondientes que se establecen en el segundo operando de origen (mask). Todos los otros bits (bits no colocados en máscara) en el destino están fijados a cero.

             SRC1 S31 S30 S29 S28 S27                   S7 S6 S5 S4 S3 S2 S1 S0
             SRC2 0              0 01 0                 10 1 0 0 1 0 0

(mask)

             DEST 0 0 0 S3 0                            S2 0 S1 0       0 S0 0 0
                      bit 31                                                             bit 0

Figura 4-8. PDEP Ejemplo

Esta instrucción no es compatible en modo real y modo virtual-8086. El tamaño de operando es siempre 32 bits si no en modo de 64 bits. En modo de 64 bits tamaño de operando 64 requiere VEX.W1. VEX.W1 es ignorado en modos no-64-bit. Un intento de ejecutar esta instrucción con VEX.L no igual a 0 causará #UD.

Operación

TEMP := SRC1;
MASK := SRC2;
DEST := 0 ;
m := 0, k := 0;
DO WHILE m < OperandSize

          IF MASK[ m] = 1 THEN
                DEST[ m] := TEMP[ k];
                k := k+ 1;

          FI
          m := m+ 1;
OD

Banderas afectadas

None.

Intel C/C++ compilador intrínseco

PDEP unsigned __int32 _pdep_u32(unsigned __int32 src, unsigned __int32 mask);
PDEP unsigned __int64 _pdep_u64(unsigned __int64 src, unsigned __int32 mask);

SIMD coma flotante Excepciones

None.

Otras excepciones

Ver Tabla 2-29, "Tipo 13 Condiciones de Excepción de Clase".

Fuentes