Vesta
Español
Código fuente

PMOVMSKB

Mover Byte Mask Op/ 64/32 bit CPUID

estableVMJITAOTinstruccion

Codificaciones

OpcodeInstruccionOp/En64 bitsCompat/LegacyDescripcion
NP 0F D7 /r1PMOVMSKB reg, mmRMValidoValidoMueva una máscara de byte de mm a reg. Las partes superiores de r32 o r64 se ponen a cero
66 0F D7 /rPMOVMSKB reg, xmmRMValidoValidoMueva una máscara de byte de xmm a reg. Las partes superiores de r32 o r64 se ponen a cero
VEX.128.66.0F.WIG D7 /rVPMOVMSKB reg, xmm1RMValidoValidoMueva una máscara de byte de xmm1 a reg. Los bits superiores de r32 o r64 están llenos de ceros.
VEX.256.66.0F.WIG D7 /rVPMOVMSKB reg, ymm1RMValidoValidoMueva una máscara de 32 bits de ymm1 a reg. Los bits superiores de r64 están llenos de ceros.

Codificacion de operandos

Cada modo es un valor de la columna Op/En de arriba. Dice en que campo de la instruccion codificada va cada operando, en el orden en que se escriben, y si la instruccion lo lee, lo escribe o ambas cosas.

RM

  1. modrm.reg escriturabyte ModRM, campo reg (bits 5-3)
  2. modrm.rm lecturabyte ModRM, campo r/m (bits 2-0); con el byte SIB y el desplazamiento cuando el campo mod los pide

Coste medido

Cargando las mediciones de arch-data...

Descripción

Crea una máscara compuesta por el bit mas significativo de cada byte del operando de origen (segundo operando) y almacena el resultado en el byte bajo o palabra del operando de destino (primer operando).

La máscara de byte es de 8 bits para operando de origen de 64 bits, 16 bits para operando de origen de 128 bits y 32 bits para operando de origen de 256 bits. El operando de destino es un registro de proposito general.

En modo de 64 bits, la instrucción puede acceder a registros adicionales (XMM8-XMM15, R8-R15) cuando se utiliza con un prefijo REX.R. El tamaño de operando predeterminado es de 64 bits en modo 64-bit.

Legacy SSE versión: El operando de origen es un registro de tecnología MMX.

128-bit Legacy SSE versión: El operando de origen es un registro XMM.

VEX.128 versión codificada: El operando de origen es un registro XMM.

VEX.256 versión codificada: El operando de origen es un registro YMM.

Nota: VEX.vvvv está reservado y debe ser 1111b.

Operación

PMOVMSKB (With 64-bit Source Operand and r32)

    r32[0] := SRC[7];
    r32[1] := SRC[15];
    (* Repeat operation for bytes 2 through 6 *)
    r32[7] := SRC[63];
    r32[31:8] := ZERO_FILL;


(V)PMOVMSKB (With 128-bit Source Operand and r32)
    r32[0] := SRC[7];
    r32[1] := SRC[15];
    (* Repeat operation for bytes 2 through 14 *)
    r32[15] := SRC[127];
    r32[31:16] := ZERO_FILL;

VPMOVMSKB (With 256-bit Source Operand and r32)
r32[0] := SRC[7];
r32[1] := SRC[15];
(* Repeat operation for bytes 3rd through 31*)
r32[31] := SRC[255];

PMOVMSKB (With 64-bit Source Operand and r64)
    r64[0] := SRC[7];
    r64[1] := SRC[15];
    (* Repeat operation for bytes 2 through 6 *)
    r64[7] := SRC[63];
    r64[63:8] := ZERO_FILL;

(V)PMOVMSKB (With 128-bit Source Operand and r64)
    r64[0] := SRC[7];
    r64[1] := SRC[15];
    (* Repeat operation for bytes 2 through 14 *)
    r64[15] := SRC[127];
    r64[63:16] := ZERO_FILL;

VPMOVMSKB (With 256-bit Source Operand and r64)
r64[0] := SRC[7];
r64[1] := SRC[15];
(* Repeat operation for bytes 2 through 31*)
r64[31] := SRC[255];
r64[63:32] := ZERO_FILL;

Intel C/C++ compilador intrínseco

PMOVMSKB int _mm_movemask_pi8(__m64 a) (V)PMOVMSKB int _mm_movemask_epi8 ( __m128i a) VPMOVMSKB int _mm256_movemask_epi8 ( __m256i a);

Banderas afectadas

None.

Excepciones numéricas

None.

Otras excepciones

Ver Tabla 2-24, "Tipo 7 Condiciones de Excepción", además:

#UD                 If VEX.vvvv  1111B.

Fuentes