Vesta
Español
Código fuente

SQRTPD

Root cuadrado de valores en coma flotante de precisión doble

estableVMJITAOTinstruccion

Codificaciones

OpcodeInstruccionOp/En64 bitsCompat/LegacyDescripcion
66 0F 51 /rSQRTPD xmm1, xmm2/m128AValidoValidoComputes Square Roots de los valores en coma flotante de precisión doble empaquetados en xmm2/m128 y almacena el resultado en xmm1.
VEX.128.66.0F.WIG 51 /rVSQRTPD xmm1, xmm2/m128AValidoValidoComputes Square Roots de los valores en coma flotante de precisión doble empaquetados en xmm2/m128 y almacena el resultado en xmm1.
VEX.256.66.0F.WIG 51 /rVSQRTPD ymm1, ymm2/m256AValidoValidoComputes Square Roots de los valores en coma flotante de precisión doble empaquetados en ymm2/m256 y almacena el resultado en ymm1.
EVEX.128.66.0F.W1 51 /rVSQRTPD xmm1 {k1}{z}, xmm2/m128/m64bcstBValidoValidoCompute Roots cuadrados de la doble precisión empaquetadaAVX512FOvalores en coma flotantedentroxmm2/m128/m64bcst yAVX10.1almacena el resultado enxmm1sujeto amáscara de escritura k1.
EVEX.256.66.0F.W1 51 /rVSQRTPD ymm1 {k1}{z}, ymm2/m256/m64bcstBValidoValidoCompute Roots cuadrados de la doble precisión empaquetadaAVX512FOvalores en coma flotantedentroymm2/m256/m64bcst yAVX10.1almacena el resultado enymm1sujeto amáscara de escritura k1.
EVEX.512.66.0F.W1 51 /rVSQRTPD zmm1 {k1}{z}, zmm2/m512/m64bcst{er}BValidoValidoComputes Square Roots del paquete de doble precisión AVX10.1 valores en coma flotante en zmm2/m512/m64bcst y almacena el resultado en zmm1 sujeto a máscara de escritura k1.

Codificacion de operandos

Cada modo es un valor de la columna Op/En de arriba. Dice en que campo de la instruccion codificada va cada operando, en el orden en que se escriben, y si la instruccion lo lee, lo escribe o ambas cosas.

A

  1. modrm.reg escriturabyte ModRM, campo reg (bits 5-3)
  2. modrm.rm lecturabyte ModRM, campo r/m (bits 2-0); con el byte SIB y el desplazamiento cuando el campo mod los pide

B

  1. modrm.reg escriturabyte ModRM, campo reg (bits 5-3)
  2. modrm.rm lecturabyte ModRM, campo r/m (bits 2-0); con el byte SIB y el desplazamiento cuando el campo mod los pide

Tupla: Full

Coste medido

Cargando las mediciones de arch-data...

Descripción

Realiza una computación SIMD de las raíces cuadradas de los dos, cuatro o ocho valores en coma flotante de precisión doble empaquetados en el operando de origen (el segundo operando) almacena los resultados de coma flotante de precisión doble empaquetados en el operando de destino (el primer operando).

EVEX versiones codificadas: El operando de origen es un registro ZMM/YMM/XMM, un 512/256/128-bit ubicación de memoria, o un vector 512/256/128-bit transmitido desde una ubicación de memoria de 64 bits. El operando de destino es un registro ZMM/YMM/XMM actualizado según la máscara de escritura.

VEX.256 versión codificada: El operando de origen es un registro YMM o una ubicación de memoria de 256 bits. El operando de destino es un registro YMM. Los bits superiores (MAXVL-1:256) del destino de registro ZMM correspondiente se ponen a cero.

VEX.128 versión codificada: el operando de origen segundo operando de origen o una ubicación de memoria de 128 bits. El operando de destino es un registro XMM. Los bits superiores (MAXVL-1:128) del destino de registro ZMM correspondiente se ponen a cero.

128-bit Legacy SSE versión: La segunda fuente puede ser un registro XMM o ubicación de memoria de 128 bits. El destino no es distinto del registro XMM de primera fuente y los bits superiores (MAXVL-1:128) del destino de registro ZMM correspondiente no son modificados.

Nota: VEX.vvvv y EVEX.vvvv están reservados y deben ser 1111b instrucciones de lo contrario #UD.

Operación

VSQRTPD (EVEX Encoded Versions)

(KL, VL) = (2, 128), (4, 256), (8, 512)

IF (VL = 512) AND (EVEX.b = 1) AND (SRC *is register*)

     THEN

          SET_ROUNDING_MODE_FOR_THIS_INSTRUCTION(EVEX.RC);

     ELSE

          SET_ROUNDING_MODE_FOR_THIS_INSTRUCTION(MXCSR.RC);

FI;

FOR j := 0 TO KL-1

     i := j * 64

     IF k1[j] OR *no writemask* THEN

                  IF (EVEX.b = 1) AND (SRC *is memory*)

                       THEN DEST[i+63:i] := SQRT(SRC[63:0])

                       ELSE DEST[i+63:i] := SQRT(SRC[i+63:i])

                  FI;

          ELSE

                  IF *merging-masking*    ; merging-masking

                       THEN *DEST[i+63:i] remains unchanged*

                       ELSE               ; zeroing-masking

                       DEST[i+63:i] := 0

                  FI

     FI;

ENDFOR

DEST[MAXVL-1:VL] := 0

VSQRTPD (VEX.256 Encoded Version)
DEST[63:0] := SQRT(SRC[63:0])
DEST[127:64] := SQRT(SRC[127:64])
DEST[191:128] := SQRT(SRC[191:128])
DEST[255:192] := SQRT(SRC[255:192])
DEST[MAXVL-1:256] := 0
.
VSQRTPD (VEX.128 Encoded Version)
DEST[63:0] := SQRT(SRC[63:0])
DEST[127:64] := SQRT(SRC[127:64])
DEST[MAXVL-1:128] := 0

SQRTPD (128-bit Legacy SSE Version)
DEST[63:0] := SQRT(SRC[63:0])
DEST[127:64] := SQRT(SRC[127:64])
DEST[MAXVL-1:128] (Unmodified)

Intel C/C++ compilador intrínseco

VSQRTPD __m512d _mm512_sqrt_round_pd(__m512d a, int r);
VSQRTPD __m512d _mm512_mask_sqrt_round_pd(__m512d s, __mmask8 k, __m512d a, int r);
VSQRTPD __m512d _mm512_maskz_sqrt_round_pd( __mmask8 k, __m512d a, int r);
VSQRTPD __m256d _mm256_sqrt_pd (__m256d a);
VSQRTPD __m256d _mm256_mask_sqrt_pd(__m256d s, __mmask8 k, __m256d a, int r);
VSQRTPD __m256d _mm256_maskz_sqrt_pd( __mmask8 k, __m256d a, int r);
SQRTPD __m128d _mm_sqrt_pd (__m128d a);
VSQRTPD __m128d _mm_mask_sqrt_pd(__m128d s, __mmask8 k, __m128d a, int r);
VSQRTPD __m128d _mm_maskz_sqrt_pd( __mmask8 k, __m128d a, int r);

SIMD coma flotante Excepciones

Invalid, Precision, Denormal.

Otras excepciones

Instrucciones no codificadas en EVEX, ver Tabla 2-19, "Tipo 2 Condiciones de Excepción," adicionalmente:

#UD               If VEX.vvvv != 1111B.

Instrucciones codificadas por EVEX, ver Tabla 2-48, "Tipo E2 Clase Condiciones de Excepción," adicionalmente:

#UD               If EVEX.vvvv != 1111B.

Fuentes