TILEZERO
Zero Tile
estableVMJITAOTinstruccion
Codificaciones
| Opcode | Instruccion | Op/En | 64 bits | Compat/Legacy | Descripcion |
|---|---|---|---|---|---|
VEX.128.F2.0F38.W0 49 11:rrr:000 | TILEZERO tmm1 | A | Valido | No codificable | Cero la baldosa de destino. |
Codificacion de operandos
Cada modo es un valor de la columna Op/En de arriba. Dice en que campo de la instruccion codificada va cada operando, en el orden en que se escriben, y si la instruccion lo lee, lo escribe o ambas cosas.
A
modrm.regescriturabyte ModRM, campo reg (bits 5-3)
Coste medido
Cargando las mediciones de arch-data...
Descripción
Esta instrucción nutre el nivel de destino. Cualquier intento de ejecutar la instrucción TILEZERO dentro de una transacción Intel TSX resultará en un aborto de transacción.
Operación
TILEZERO tdest
nbytes := palette_table[palette_id].bytes_per_row
for i in 0 ... palette_table[palette_id].max_rows-1:
for j in 0 ... nbytes-1:
tdest.row[i].byte[j] := 0
zero_tilecfg_start()Intel C/C++ compilador intrínseco
TILEZERO void _tile_zero(__tile dst);Banderas afectadas
None.
Excepciones AMX-E5; ver Sección 2.10, "Intel(R) AMX Clases de Excepción de Instrucción", para detalles.