Vesta
Español
Código fuente

VCMPPH

Compara los valores de FP16 empaquetados

estableVMJITAOTinstruccion

Codificaciones

OpcodeInstruccionOp/En64 bitsCompat/LegacyDescripcion
EVEX.128.NP.0F3A.W0 C2 /r /ibVCMPPH k1{k2}, xmm2, xmm3/m128/m16bcst, imm8AValidoValidoCompara los valores de FP16 empacados en AND AVX512VL) xmm3/m128/m16bcst y xmm2 usando bits 4:0 de OR AVX10.1 imm8 como un predicado de comparación sujeto a máscara de escritura k2, y almacena el resultado en máscara registro k1.
EVEX.256.NP.0F3A.W0 C2 /r /ibVCMPPH k1{k2}, ymm2, ymm3/m256/m16bcst, imm8AValidoValidoCompara los valores de FP16 empacados en AND AVX512VL) ymm3/m256/m16bcst y ymm2 usando bits 4:0 de OR AVX10.1 imm8 como un predicado de comparación sujeto a máscara de escritura k2, y almacena el resultado en máscara registro k1.
EVEX.512.NP.0F3A.W0 C2 /r /ibVCMPPH k1{k2}, zmm2, zmm3/m512/m16bcst {sae}, imm8AValidoValidoCompare los valores empaquetados de FP16 en OR AVX10.1 zmm3/m512/m16bcst y zmm2 utilizando bits 4:0 de imm8 como predicate de comparación sujeto a máscara de escritura k2, y almacene el resultado en el registro de máscaras k1.

Codificacion de operandos

Cada modo es un valor de la columna Op/En de arriba. Dice en que campo de la instruccion codificada va cada operando, en el orden en que se escriben, y si la instruccion lo lee, lo escribe o ambas cosas.

A

  1. modrm.reg escriturabyte ModRM, campo reg (bits 5-3)
  2. vex.vvvv lecturaprefijo VEX, campo vvvv (invertido)
  3. modrm.rm lecturabyte ModRM, campo r/m (bits 2-0); con el byte SIB y el desplazamiento cuando el campo mod los pide
  4. imm8 lecturabyte inmediato que sigue a la instruccion

Tupla: Full

Coste medido

Cargando las mediciones de arch-data...

Descripción

Esta instrucción compara los valores de FP16 empaquetados de operandos de origen y almacena el resultado en la máscara de destino operando. La comparación predicate operando (inmediate byte bits 4:0) especifica el tipo de comparación realizada en cada uno de los pares de valores empaquetados. Los elementos de destino se actualizan según la máscara de escritura.

Operación

CASE (imm8 & 0x1F) OF
0: CMP_OPERATOR := EQ_OQ;
1: CMP_OPERATOR := LT_OS;
2: CMP_OPERATOR := LE_OS;
3: CMP_OPERATOR := UNORD_Q;
4: CMP_OPERATOR := NEQ_UQ;
5: CMP_OPERATOR := NLT_US;
6: CMP_OPERATOR := NLE_US;
7: CMP_OPERATOR := ORD_Q;
8: CMP_OPERATOR := EQ_UQ;
9: CMP_OPERATOR := NGE_US;
10: CMP_OPERATOR := NGT_US;
11: CMP_OPERATOR := FALSE_OQ;
12: CMP_OPERATOR := NEQ_OQ;
13: CMP_OPERATOR := GE_OS;
14: CMP_OPERATOR := GT_OS;
15: CMP_OPERATOR := TRUE_UQ;
16: CMP_OPERATOR := EQ_OS;
17: CMP_OPERATOR := LT_OQ;
18: CMP_OPERATOR := LE_OQ;
19: CMP_OPERATOR := UNORD_S;
20: CMP_OPERATOR := NEQ_US;


21: CMP_OPERATOR := NLT_UQ;
22: CMP_OPERATOR := NLE_UQ;
23: CMP_OPERATOR := ORD_S;
24: CMP_OPERATOR := EQ_US;
25: CMP_OPERATOR := NGE_UQ;
26: CMP_OPERATOR := NGT_UQ;
27: CMP_OPERATOR := FALSE_OS;
28: CMP_OPERATOR := NEQ_OS;
29: CMP_OPERATOR := GE_OQ;
30: CMP_OPERATOR := GT_OQ;
31: CMP_OPERATOR := TRUE_US;
ESAC

VCMPPH (EVEX Encoded Versions)
VL = 128, 256 or 512
KL := VL/16

FOR j := 0 TO KL-1:
    IF k2[j] OR *no writemask*:
          IF EVEX.b = 1:
                tsrc2 := SRC2.fp16[0]
          ELSE:
                tsrc2 := SRC2.fp16[j]
          DEST.bit[j] := SRC1.fp16[j] CMP_OPERATOR tsrc2
    ELSE
          DEST.bit[j] := 0

DEST[MAXKL-1:KL] := 0

Intel C/C++ compilador intrínseco

VCMPPH ___mmask8 _mm_cmp_ph_mask (__m128h a, __m128h b, const int imm8);
VCMPPH ___mmask8 _mm_mask_cmp_ph_mask (__mmask8 k1, __m128h a, __m128h b, const int imm8);
VCMPPH ___mmask16 _mm256_cmp_ph_mask (__m256h a, __m256h b, const int imm8);
VCMPPH ___mmask16 _mm256_mask_cmp_ph_mask (__mmask16 k1, __m256h a, __m256h b, const int imm8);
VCMPPH ___mmask32 _mm512_cmp_ph_mask (__m512h a, __m512h b, const int imm8);
VCMPPH ___mmask32 _mm512_mask_cmp_ph_mask (__mmask32 k1, __m512h a, __m512h b, const int imm8);
VCMPPH ___mmask32 _mm512_cmp_round_ph_mask (__m512h a, __m512h b, const int imm8, const int sae);
VCMPPH ___mmask32 _mm512_mask_cmp_round_ph_mask (__mmask32 k1, __m512h a, __m512h b, const int imm8, const int sae);

SIMD coma flotante Excepciones

Invalid, Denormal.

Otras excepciones

Instrucciones codificadas por EVEX, ver Tabla 2-48, "Tipo E2 Clase Condiciones de Excepción."

Fuentes