Vesta
Español
Código fuente

VCVTPH2PD

Convertir Valores FP16 empaquetados en Valores FP64

estableVMJITAOTinstruccion

Codificaciones

OpcodeInstruccionOp/En64 bitsCompat/LegacyDescripcion
EVEX.128.NP.MAP5.W0 5A /rVCVTPH2PD xmm1{k1}{z}, xmm2/m32/m16bcstAValidoValidoConvertir los valores de FP16 empaquetados en AND AVX512VL) xmm2/m32/m16bcst a los valores de FP64, y almacenar OR AVX10.1 resultado en xmm1 sujeto a máscara de escritura k1.
EVEX.256.NP.MAP5.W0 5A /rVCVTPH2PD ymm1{k1}{z}, xmm2/m64/m16bcstAValidoValidoConvertir los valores de FP16 empaquetados en AND AVX512VL) xmm2/m64/m16bcst a los valores de FP64, y almacenar OR AVX10.1 resultado en ymm1 sujeto a máscara de escritura k1.
EVEX.512.NP.MAP5.W0 5A /rVCVTPH2PD zmm1{k1}{z}, xmm2/m128/m16bcst {sae}AValidoValidoConvertir los valores de FP16 empaquetados en OR AVX10.1 xmm2/m128/m16bcst a los valores de FP64, y el resultado de la tienda en zmm1 sujeto a escrituramask k1.

Codificacion de operandos

Cada modo es un valor de la columna Op/En de arriba. Dice en que campo de la instruccion codificada va cada operando, en el orden en que se escriben, y si la instruccion lo lee, lo escribe o ambas cosas.

A

  1. Quarter
  2. modrm.reg escriturabyte ModRM, campo reg (bits 5-3)
  3. modrm.rm lecturabyte ModRM, campo r/m (bits 2-0); con el byte SIB y el desplazamiento cuando el campo mod los pide

Coste medido

Cargando las mediciones de arch-data...

Descripción

Esta instrucción convierte los valores de FP16 empaquetados a los valores de FP64 en el registro de destino. Los elementos de destino se actualizan según la máscara de escritura.

Esta instrucción descriptores ambas entradas normales y denormales FP16.

Operación

VCVTPH2PD DEST, SRC
VL = 128, 256, or 512
KL := VL/64

FOR j := 0 TO KL-1:
    IF k1[j] OR *no writemask*:
          IF *SRC is memory* and EVEX.b = 1:
                tsrc := SRC.fp16[0]
          ELSE
                tsrc := SRC.fp16[j]
          DEST.fp64[j] := Convert_fp16_to_fp64(tsrc)
    ELSE IF *zeroing*:
          DEST.fp64[j] := 0
    // else dest.fp64[j] remains unchanged

DEST[MAXVL-1:VL] := 0

Intel C/C++ compilador intrínseco

VCVTPH2PD __m512d _mm512_cvt_roundph_pd (__m128h a, int sae);
VCVTPH2PD __m512d _mm512_mask_cvt_roundph_pd (__m512d src, __mmask8 k, __m128h a, int sae);
VCVTPH2PD __m512d _mm512_maskz_cvt_roundph_pd (__mmask8 k, __m128h a, int sae);
VCVTPH2PD __m128d _mm_cvtph_pd (__m128h a);
VCVTPH2PD __m128d _mm_mask_cvtph_pd (__m128d src, __mmask8 k, __m128h a);
VCVTPH2PD __m128d _mm_maskz_cvtph_pd (__mmask8 k, __m128h a);
VCVTPH2PD __m256d _mm256_cvtph_pd (__m128h a);
VCVTPH2PD __m256d _mm256_mask_cvtph_pd (__m256d src, __mmask8 k, __m128h a);
VCVTPH2PD __m256d _mm256_maskz_cvtph_pd (__mmask8 k, __m128h a);
VCVTPH2PD __m512d _mm512_cvtph_pd (__m128h a);
VCVTPH2PD __m512d _mm512_mask_cvtph_pd (__m512d src, __mmask8 k, __m128h a);
VCVTPH2PD __m512d _mm512_maskz_cvtph_pd (__mmask8 k, __m128h a);

SIMD coma flotante Excepciones

Invalid, Denormal.

Otras excepciones

Instrucciones codificadas por EVEX, ver Tabla 2-48, "Tipo E2 Clase Condiciones de Excepción."

Fuentes