Vesta
Español
Código fuente

VCVTTPH2UW

Convertir Valores de FP16 empaquetados en enteros de palabras

estableVMJITAOTinstruccion

Codificaciones

OpcodeInstruccionOp/En64 bitsCompat/LegacyDescripcion
EVEX.128.NP.MAP5.W0 7C /rVCVTTPH2UW xmm1{k1}{z}, xmm2/m128/m16bcstAValidoValidoConvertir ocho valores de FP16 empaquetados en AND AVX512VL) xmm2/m128/m16bcst a ocho enteros OR AVX10.1, y almacenar el resultado en xmm1 usando truncation sujeto a máscara de escritura k1.
EVEX.256.NP.MAP5.W0 7C /rVCVTTPH2UW ymm1{k1}{z}, ymm2/m256/m16bcstAValidoValidoConvertir dieciséis valores de FP16 empaquetados en AND AVX512VL) ymm2/m256/m16bcst a dieciséis palabras no firmadas OR AVX10.1 enteros, y almacenar el resultado en ymm1 usando truncation subject a máscara de escritura k1.
EVEX.512.NP.MAP5.W0 7C /rVCVTTPH2UW zmm1{k1}{z}, zmm2/m512/m16bcst {sae}AValidoValidoConvertir treinta y dos valores de FP16 empaquetados en OR AVX10.1 zmm2/m512/m16bcst a treinta y dos números enteros de palabra, y almacenar el resultado en zmm1 usando truncation sujeto a máscara de escritura k1.

Codificacion de operandos

Cada modo es un valor de la columna Op/En de arriba. Dice en que campo de la instruccion codificada va cada operando, en el orden en que se escriben, y si la instruccion lo lee, lo escribe o ambas cosas.

A

  1. modrm.reg escriturabyte ModRM, campo reg (bits 5-3)
  2. modrm.rm lecturabyte ModRM, campo r/m (bits 2-0); con el byte SIB y el desplazamiento cuando el campo mod los pide

Tupla: Full

Coste medido

Cargando las mediciones de arch-data...

Descripción

Esta instrucción convierte los valores de FP16 empaquetados en el operando de origen a enteros de palabras sin firmar en el operando de destino.

Cuando una conversión es inexacta, se devuelve un valor truncado (redondo hacia cero). Si un resultado convertido no puede ser representado en el formato de destino, la coma flotante excepción de operación no válida se genera, y si esta excepción está enmascarada, el valor entero FFFFH es devuelto.

Los elementos de destino se actualizan según la máscara de escritura.

Operación

VCVTTPH2UW dest, src
VL = 128, 256 or 512
KL := VL / 16

FOR j := 0 TO KL-1:
    IF k1[j] OR *no writemask*:
          IF *SRC is memory* and EVEX.b = 1:
                tsrc := SRC.fp16[0]
          ELSE
                tsrc := SRC.fp16[j]
          DEST.word[j] := Convert_fp16_to_unsigned_integer16_truncate(tsrc)
    ELSE IF *zeroing*:
          DEST.word[j] := 0
    // else dest.word[j] remains unchanged

DEST[MAXVL-1:VL] := 0

Intel C/C++ compilador intrínseco

VCVTTPH2UW __m512i _mm512_cvtt_roundph_epu16 (__m512h a, int sae);
VCVTTPH2UW __m512i _mm512_mask_cvtt_roundph_epu16 (__m512i src, __mmask32 k, __m512h a, int sae);
VCVTTPH2UW __m512i _mm512_maskz_cvtt_roundph_epu16 (__mmask32 k, __m512h a, int sae);
VCVTTPH2UW __m128i _mm_cvttph_epu16 (__m128h a);
VCVTTPH2UW __m128i _mm_mask_cvttph_epu16 (__m128i src, __mmask8 k, __m128h a);
VCVTTPH2UW __m128i _mm_maskz_cvttph_epu16 (__mmask8 k, __m128h a);
VCVTTPH2UW __m256i _mm256_cvttph_epu16 (__m256h a);
VCVTTPH2UW __m256i _mm256_mask_cvttph_epu16 (__m256i src, __mmask16 k, __m256h a);
VCVTTPH2UW __m256i _mm256_maskz_cvttph_epu16 (__mmask16 k, __m256h a);
VCVTTPH2UW __m512i _mm512_cvttph_epu16 (__m512h a);
VCVTTPH2UW __m512i _mm512_mask_cvttph_epu16 (__m512i src, __mmask32 k, __m512h a);
VCVTTPH2UW __m512i _mm512_maskz_cvttph_epu16 (__mmask32 k, __m512h a);

SIMD coma flotante Excepciones

Invalid, Precision.

Otras excepciones

Instrucciones codificadas por EVEX, ver Tabla 2-48, "Tipo E2 Clase Condiciones de Excepción."

Fuentes