Vesta
Español
Código fuente

VPTESTMB, VPTESTMW, VPTESTMD, VPTESTMQ

AND lógico y juego de máscara

estableVMJITAOTinstruccion

Codificaciones

OpcodeInstruccionOp/En64 bitsCompat/LegacyDescripcion
EVEX.128.66.0F38.W0 26 /rVPTESTMB k2 {k1}, xmm2, xmm3/m128AValidoValidoBitwise AND de integers de byte empaquetados en xmm2 y AVX512BW) OR xmm3/m128 y máscara de conjunto k2 para reflejar el estado cero/no AVX10.1 cero de cada elemento del resultado, bajo máscara de escritura k1.
EVEX.256.66.0F38.W0 26 /rVPTESTMB k2 {k1}, ymm2, ymm3/m256AValidoValidoBitwise AND de integers de byte empaquetados en ymm2 y AVX512BW) OR ymm3/m256 y máscara de conjunto k2 para reflejar el estado cero/no AVX10.1 cero de cada elemento del resultado, bajo máscara de escritura k1.
EVEX.512.66.0F38.W0 26 /rVPTESTMB k2 {k1}, zmm2, zmm3/m512AValidoValidoBitwise AND de los enteros empaquetados de byte en zmm2 y OR AVX10.1 zmm3/m512 y enmascarar k2 para reflejar el estado cero/no- cero de cada elemento del resultado, bajo máscara de escritura k1.
EVEX.128.66.0F38.W1 26 /rVPTESTMW k2 {k1}, xmm2, xmm3/m128AValidoValidoBitwise AND de enteros de palabras empaquetadas en xmm2 y AVX512BW) OR xmm3/m128 y máscara de conjunto k2 para reflejar el estado cero/no AVX10.1 cero de cada elemento del resultado, bajo máscara de escritura k1.
EVEX.256.66.0F38.W1 26 /rVPTESTMW k2 {k1}, ymm2, ymm3/m256AValidoValidoBitwise AND de enteros de palabras empaquetadas en ymm2 y AVX512BW) OR ymm3/m256 y máscara de conjunto k2 para reflejar el estado cero/no AVX10.1 cero de cada elemento del resultado, bajo máscara de escritura k1.
EVEX.512.66.0F38.W1 26 /rVPTESTMW k2 {k1}, zmm2, zmm3/m512AValidoValidoBitwise AND de enteros de palabras empaquetadas en zmm2 y OR AVX10.1 zmm3/m512 y enmascarar k2 para reflejar el estado cero/no- cero de cada elemento del resultado, bajo máscara de escritura k1.
EVEX.128.66.0F38.W0 27 /rVPTESTMD k2 {k1}, xmm2, xmm3/m128/m32bcstBValidoValidoBitwise AND de los enteros de doble palabra empaquetados en xmm2 AVX512F) OR y xmm3/m128/m32bcst y máscara de conjunto k2 para reflejar AVX10.1 el estado cero/no cero de cada elemento del resultado, bajo máscara de escritura k1.
EVEX.256.66.0F38.W0 27 /rVPTESTMD k2 {k1}, ymm2, ymm3/m256/m32bcstBValidoValidoBitwise AND de los enteros de doble palabra empaquetados en ymm2 AVX512F) OR y ymm3/m256/m32bcst y máscara de conjunto k2 para reflejar AVX10.1 el estado cero/no cero de cada elemento del resultado, bajo máscara de escritura k1.
EVEX.512.66.0F38.W0 27 /rVPTESTMD k2 {k1}, zmm2, zmm3/m512/m32bcstBValidoValidoBitwise AND de enteros de doble palabra empaquetados en zmm2 OR AVX10.1 y zmm3/m512/m32bcst y máscara de conjunto k2 para reflejar el estado cero/no cero de cada elemento del resultado, bajo máscara de escritura k1.
EVEX.128.66.0F38.W1 27 /rVPTESTMQ k2 {k1}, xmm2, xmm3/m128/m64bcstBValidoValidoBitwise AND de los enteros de cuádpago empaquetados en xmm2 y AVX512F) OR xmm3/m128/m64bcst y máscara de conjunto k2 para reflejar el estado AVX10.1 cero/no cero de cada elemento del resultado, bajo máscara de escritura k1.
EVEX.256.66.0F38.W1 27 /rVPTESTMQ k2 {k1}, ymm2, ymm3/m256/m64bcstBValidoValidoBitwise AND de los enteros de cuádpago empaquetados en ymm2 y AVX512F) OR ymm3/m256/m64bcst y máscara de conjunto k2 para reflejar el estado AVX10.1 cero/no cero de cada elemento del resultado, bajo máscara de escritura k1.
EVEX.512.66.0F38.W1 27 /rVPTESTMQ k2 {k1}, zmm2, zmm3/m512/m64bcstBValidoValidoBitwise AND de integers de cuádpago empaquetados en zmm2 y OR AVX10.1 zmm3/m512/m64bcst y máscara de conjunto k2 para reflejar el estado cero/no cero de cada elemento del resultado, bajo máscara de escritura k1.

Codificacion de operandos

Cada modo es un valor de la columna Op/En de arriba. Dice en que campo de la instruccion codificada va cada operando, en el orden en que se escriben, y si la instruccion lo lee, lo escribe o ambas cosas.

A

  1. modrm.reg escriturabyte ModRM, campo reg (bits 5-3)
  2. evex.vvvv lecturaprefijo EVEX, campo vvvv (invertido)
  3. modrm.rm lecturabyte ModRM, campo r/m (bits 2-0); con el byte SIB y el desplazamiento cuando el campo mod los pide

Tupla: Full Mem

B

  1. modrm.reg escriturabyte ModRM, campo reg (bits 5-3)
  2. evex.vvvv lecturaprefijo EVEX, campo vvvv (invertido)
  3. modrm.rm lecturabyte ModRM, campo r/m (bits 2-0); con el byte SIB y el desplazamiento cuando el campo mod los pide

Tupla: Full

Coste medido

Cargando las mediciones de arch-data...

Descripción

Realiza una operación lógica poco a poco AND en el primer operando de origen (el segundo operando) y segundo operando de origen (el tercer operando) y almacena el resultado en el operando de destino (el primer operando) bajo la máscara de escritura. Cada bit del resultado se establece a 1 si el bitwise AND de los elementos correspondientes del primer y segundo src operandos no es cero; de lo contrario se establece a 0.

VPTESTMD/VPTESTMQ: El primer operando de origen es un registro ZMM/YMM/XMM. El segundo operando de origen puede ser un registro ZMM/YMM/XMM, un 512/256/128-bit ubicación de memoria o un vector 512/256/128-bit transmitido desde una ubicación de memoria de 32/64-bit. El operando de destino es un registro de máscaras actualizado bajo la máscara de escritura.

VPTESTMB/VPTESTMW: El primer operando de origen es un registro ZMM/YMM/XMM. El segundo operando de origen puede ser un registro ZMM/YMM/XMM o un 512/256/128-bit ubicación de memoria. El operando de destino es un registro de máscaras actualizado bajo la máscara de escritura.

Operación

VPTESTMB (EVEX encoded versions)

(KL, VL) = (16, 128), (32, 256), (64, 512)

FOR j := 0 TO KL-1

i := j * 8

IF k1[j] OR *no writemask*

     THEN DEST[j] := (SRC1[i+7:i] BITWISE AND SRC2[i+7:i] != 0)? 1 : 0;

     ELSE DEST[j] = 0                       ; zeroing-masking only

FI;

ENDFOR

DEST[MAX_KL-1:KL] := 0

VPTESTMW (EVEX encoded versions)

(KL, VL) = (8, 128), (16, 256), (32, 512)

FOR j := 0 TO KL-1

i := j * 16

IF k1[j] OR *no writemask*

     THEN DEST[j] := (SRC1[i+15:i] BITWISE AND SRC2[i+15:i] != 0)? 1 : 0;

     ELSE DEST[j] = 0                       ; zeroing-masking only

FI;

ENDFOR

DEST[MAX_KL-1:KL] := 0


VPTESTMD (EVEX encoded versions)

(KL, VL) = (4, 128), (8, 256), (16, 512)

FOR j := 0 TO KL-1

i := j * 32

IF k1[j] OR *no writemask*

     THEN

             IF (EVEX.b = 1) AND (SRC2 *is memory*)

                  THEN DEST[j] := (SRC1[i+31:i] BITWISE AND SRC2[31:0] != 0)? 1 : 0;

                  ELSE DEST[j] := (SRC1[i+31:i] BITWISE AND SRC2[i+31:i] != 0)? 1 : 0;

             FI;

     ELSE DEST[j] := 0                    ; zeroing-masking only

FI;

ENDFOR

DEST[MAX_KL-1:KL] := 0

VPTESTMQ (EVEX encoded versions)

(KL, VL) = (2, 128), (4, 256), (8, 512)

FOR j := 0 TO KL-1

i := j * 64

IF k1[j] OR *no writemask*

     THEN

             IF (EVEX.b = 1) AND (SRC2 *is memory*)

                  THEN DEST[j] := (SRC1[i+63:i] BITWISE AND SRC2[63:0] != 0)? 1 : 0;

                  ELSE DEST[j] := (SRC1[i+63:i] BITWISE AND SRC2[i+63:i] != 0)? 1 : 0;

             FI;

     ELSE DEST[j] := 0                    ; zeroing-masking only

FI;

ENDFOR

DEST[MAX_KL-1:KL] := 0

Intel C/C++ compilador intrínseco

VPTESTMB __mmask64 _mm512_test_epi8_mask( __m512i a, __m512i b);
VPTESTMB __mmask64 _mm512_mask_test_epi8_mask(__mmask64, __m512i a, __m512i b);
VPTESTMW __mmask32 _mm512_test_epi16_mask( __m512i a, __m512i b);
VPTESTMW __mmask32 _mm512_mask_test_epi16_mask(__mmask32, __m512i a, __m512i b);
VPTESTMD __mmask16 _mm512_test_epi32_mask( __m512i a, __m512i b);
VPTESTMD __mmask16 _mm512_mask_test_epi32_mask(__mmask16, __m512i a, __m512i b);
VPTESTMQ __mmask8 _mm512_test_epi64_mask(__m512i a, __m512i b);
VPTESTMQ __mmask8 _mm512_mask_test_epi64_mask(__mmask8, __m512i a, __m512i b);

SIMD coma flotante Excepciones

None.

Otras excepciones

VPTESTMD/Q: Ver Tabla 2-51, "Tipo E4 Clase Condiciones de Excepción." VPTESTMB/W: Ver Excepciones Tipo E4.nb en la tabla 2-51, "Tipo E4 Clase Condiciones de Excepción."

Fuentes