Vesta
Español
Código fuente

VSQRTPH

Cuaderno cuadrado de los valores de FP16 empaquetados

estableVMJITAOTinstruccion

Codificaciones

OpcodeInstruccionOp/En64 bitsCompat/LegacyDescripcion
EVEX.128.NP.MAP5.W0 51 /rVSQRTPH xmm1{k1}{z}, xmm2/m128/m16bcstAValidoValidoComputar las raíces cuadradas de los embaladosFP16valoresAND AVX512VLEnxmm2/m128/m16bcst, y almacenar el resultado en ORAVX10.1 xmm1sujeto amáscara de escritura k1.
EVEX.256.NP.MAP5.W0 51 /rVSQRTPH ymm1{k1}{z}, ymm2/m256/m16bcstAValidoValidoComputar las raíces cuadradas de los embaladosFP16valoresAND AVX512VLEnymm2/m256/m16bcst, y almacenar el resultado en ORAVX10.1 ymm1sujeto amáscara de escritura k1.
EVEX.512.NP.MAP5.W0 51 /rVSQRTPH zmm1{k1}{z}, zmm2/m512/m16bcst {er}AValidoValidoComputar las raíces cuadradas de los valores de FP16 empaquetados OR AVX10.1 en zmm2/m512/m16bcst, y almacenar el resultado en zmm1 sujeto a escrituramask k1.

Codificacion de operandos

Cada modo es un valor de la columna Op/En de arriba. Dice en que campo de la instruccion codificada va cada operando, en el orden en que se escriben, y si la instruccion lo lee, lo escribe o ambas cosas.

A

  1. modrm.reg escriturabyte ModRM, campo reg (bits 5-3)
  2. modrm.rm lecturabyte ModRM, campo r/m (bits 2-0); con el byte SIB y el desplazamiento cuando el campo mod los pide

Tupla: Full

Coste medido

Cargando las mediciones de arch-data...

Descripción

Esta instrucción realiza una computación cuadrada FP16 empaquetada en los valores de operando de origen y almacena el resultado FP16 empaquetado en el operando de destino. Los elementos de destino se actualizan según la máscara de escritura.

Operación

VSQRTPH dest{k1}, src
VL = 128, 256 or 512
KL := VL/16

FOR i := 0 to KL-1:
    IF k1[i] or *no writemask*:
          IF SRC is memory and (EVEX.b = 1):
                tsrc := src.fp16[0]
          ELSE:
                tsrc := src.fp16[i]
          DEST.fp16[i] := SQRT(tsrc)
    ELSE IF *zeroing*:
          DEST.fp16[i] := 0
    //else DEST.fp16[i] remains unchanged

DEST[MAXVL-1:VL] := 0

Intel C/C++ compilador intrínseco

VSQRTPH __m128h _mm_mask_sqrt_ph (__m128h src, __mmask8 k, __m128h a);
VSQRTPH __m128h _mm_maskz_sqrt_ph (__mmask8 k, __m128h a);
VSQRTPH __m128h _mm_sqrt_ph (__m128h a);
VSQRTPH __m256h _mm256_mask_sqrt_ph (__m256h src, __mmask16 k, __m256h a);
VSQRTPH __m256h _mm256_maskz_sqrt_ph (__mmask16 k, __m256h a);
VSQRTPH __m256h _mm256_sqrt_ph (__m256h a);
VSQRTPH __m512h _mm512_mask_sqrt_ph (__m512h src, __mmask32 k, __m512h a);
VSQRTPH __m512h _mm512_maskz_sqrt_ph (__mmask32 k, __m512h a);
VSQRTPH __m512h _mm512_sqrt_ph (__m512h a);
VSQRTPH __m512h _mm512_mask_sqrt_round_ph (__m512h src, __mmask32 k, __m512h a, const int rounding);
VSQRTPH __m512h _mm512_maskz_sqrt_round_ph (__mmask32 k, __m512h a, const int rounding);
VSQRTPH __m512h _mm512_sqrt_round_ph (__m512h a, const int rounding);

SIMD coma flotante Excepciones

Invalid, Precision, Denormal.

Otras excepciones

Instrucciones codificadas por EVEX, ver Tabla 2-48, "Tipo E2 Clase Condiciones de Excepción."

Fuentes