XRSTORS

Restore Processor Extended States Supervisor

estableVMJITAOTinstruccion

Codificaciones

Codificacion de operandos

Cada modo es un valor de la columna Op/En de arriba. Dice en que campo de la instruccion codificada va cada operando, en el orden en que se escriben, y si la instruccion lo lee, lo escribe o ambas cosas.

Coste medido

Descripción#

Realiza una restauración total o parcial de los componentes del estado procesador de la zona XSAVE ubicada en la dirección de memoria especificada por el operando de origen. El par de registro implícito EDX:EAX especifica una máscara de instrucciones de 64 bits. Los componentes estatales específicos restaurados corresponden a los bits establecidos en el bitmap de la alimentación solicitada (RFBM), que es el lógico-AND de EDX:EAX y el lógico-OR de XCR0 con el IA32 XSS MSR. XRSTORS se puede ejecutar sólo si CPL = 0.

El formato del área XSAVE se detalla en la Sección 13.4, "XSAVE Area", de Intel(R) 64 e IA-32 Architectures Software Developer's Manual, Volumen 1. Como FXRSTOR y FXSAVE, el formato de memoria utilizado para el estado x87 depende de un prefijo REX.W; ver Sección 13.5.1, "x87 Estado" de Intel(R) 64 e IA-32 Architectures Software Developer's Manual, Volumen 1.

Sección 13.12, "Operación de XRSTORS", de Intel(R) 64 e IA-32 Architectures Software Developer's Manual, Volumen 1 proporciona una descripción detallada del funcionamiento de la instrucción XRSTOR. Los siguientes temas proporcionan un esbozo de alto nivel:

• La ejecución de XRSTORS es similar a la de la forma compactada de XRSTOR; XRSTORS no puede restaurar de un

XSAVE área en la que la región extendida está en el formato estándar (ver Sección 13.4.3, "Extended Region of an XSAVE Area" de Intel(R) 64 e IA-32 Architectures Software Developer's Manual, Volumen 1).

• XRSTORS difiere de XRSTOR en que puede restaurar los componentes estatales correspondientes a los bits establecidos en el

IA32_XSS MSR.

• Si RFBM[i] = 0, XRSTORS no actualiza el componente de estado i. * Si RFBM[i] = 1 y bit i está claro en el campo XSTATE BV en el encabezado XSAVE, XRSTORS inicializa estado

component i.

• Si RFBM[i] = 1 y XSTATE BV[i] = 1, XRSTORS carga el componente del estado i del área XSAVE. Si XRSTORS intenta cargar MXCSR con un valor ilegal, una excepción de protección general (#GP) ocurre. XRSTORS carga el valor interno XRSTOR INFO, que se puede utilizar para optimizar una ejecución posterior de

XSAVEOPT or XSAVES.

• Inmediatamente después de una ejecución de XRSTORS, las pistas del procesador como en uso (no en configuración inicial)

cualquier componente estatal i para el cual RFBM[i] = 1 y XSTATE BV[i] = 1; rastrea como modificado cualquier componente estatal i para el cual RFBM[i] = 0.

El uso de un operando de origen no alineado a los límites de 64 bits (para modos de 64 bits y 32 bits) resulta en una excepción de protección general (#GP). En modo de 64 bits, se ignoran los 32 bits superiores de RDX y RAX.

Véase Sección 13.6, "Processor Tracking ofXSAVE-Managed State", de Intel(R) 64 e IA-32 Architectures Software Developer's Manual, Volumen 1 para la discusión de los bitmapsXINUSEyXMODIFIEDy de la cantidad XRSTOR INFO.

Operación#

RFBM := (XCR0 OR IA32_XSS) AND EDX:EAX;                /* bitwise logical OR and AND */

COMPMASK := XCOMP_BV field from XSAVE header;

RSTORMASK := XSTATE_BV field from XSAVE header;

FORMAT = COMPMASK AND 7FFFFFFF_FFFFFFFFH;
RESTORE_FEATURES = FORMAT AND RFBM;
TO_BE_RESTORED := RESTORE_FEATURES AND RSTORMASK;
FORCE_INIT := RFBM AND NOT FORMAT;
TO_BE_INITIALIZED = (RFBM AND NOT RSTORMASK) OR FORCE_INIT;

IF TO_BE_RESTORED[0] = 1
    THEN
          XINUSE[0] := 1;
          load x87 state from legacy region of XSAVE area;

ELSIF TO_BE_INITIALIZED[0] = 1
    THEN
          XINUSE[0] := 0;
          initialize x87 state;

FI;

IF TO_BE_RESTORED[1] = 1
    THEN
          XINUSE[1] := 1;
          load SSE state from legacy region of XSAVE area; // this step loads the XMM registers and MXCSR

ELSIF TO_BE_INITIALIZED[1] = 1
    THEN
          set all XMM registers to 0;
          XINUSE[1] := 0;
          MXCSR := 1F80H;

FI;

NEXT_FEATURE_OFFSET = 576;           // Legacy area and XSAVE header consume 576 bytes

FOR i := 2 TO 62

IF FORMAT[i] = 1

     THEN

           IF TO_BE_RESTORED[i] = 1

                  THEN

                  XINUSE[i] := 1;

                  load XSAVE state component i at offset NEXT_FEATURE_OFFSET from base of XSAVE area;

           FI;

NEXT_FEATURE_OFFSET = NEXT_FEATURE_OFFSET + n (n enumerated by CPUID.0DH.i:EAX);

FI;

IF TO_BE_INITIALIZED[i] = 1

     THEN

           XINUSE[i] := 0;

           initialize XSAVE state component i;

FI;

ENDFOR;

XMODIFIED := NOT RFBM;

IF in VMX non-root operation
    THEN VMXNR := 1;


    ELSE VMXNR := 0;
FI;
LAXA := linear address of XSAVE area;

XRSTOR_INFO := CPL,VMXNR,LAXA,COMPMASK;

Banderas afectadas#

None.

Intel C/C++ compilador intrínseco#

XRSTORS void _xrstors( void * , unsigned __int64);
XRSTORS64 void _xrstors64( void * , unsigned __int64);

Excepciones

Fuentes

• Esta instruccion en el manual de Intel
• Latencia y throughput por microarquitectura