ANDN
Logical AND NOT
estableVMJITAOTinstruccion
Codificaciones
| Opcode | Instruccion | Op/En | 64 bits | Compat/Legacy | Descripcion |
|---|---|---|---|---|---|
VEX.LZ.0F38.W0 F2 /r | ANDN r32a, r32b, r/m32 | RVM | Valido | Valido | Bitwise AND de r32b invertido con r/m32, resultado de la tienda en r32a. |
VEX.LZ. 0F38.W1 F2 /r | ANDN r64a, r64b, r/m64 | RVM | Valido | No codificable | Bitwise AND de r64b invertido con r/m64, resultado de la tienda en r64a. |
Codificacion de operandos
Cada modo es un valor de la columna Op/En de arriba. Dice en que campo de la instruccion codificada va cada operando, en el orden en que se escriben, y si la instruccion lo lee, lo escribe o ambas cosas.
RVM
modrm.regescriturabyte ModRM, campo reg (bits 5-3)vex.vvvvlecturaprefijo VEX, campo vvvv (invertido)modrm.rmlecturabyte ModRM, campo r/m (bits 2-0); con el byte SIB y el desplazamiento cuando el campo mod los pide
Coste medido
Cargando las mediciones de arch-data...
Banderas nombradas
CFAcarreoPFParidadAFAcarreo auxiliarZFCeroSFSignoOFDesbordamiento
Descripción
Realiza un bitwise lógico AND de invertido segundo operando (el primer operando de origen) con el tercer operando (el segundo operando de origen). El resultado se almacena en el primer operando (operando de destino). Esta instrucción no es compatible en modo real y modo virtual-8086. El tamaño de operando es siempre 32 bits si no en modo de 64 bits. En modo de 64 bits tamaño de operando 64 requiere VEX.W1. VEX.W1 es ignorado en modos no-64-bit. Un intento de ejecutar esta instrucción con VEX.L no igual a 0 causará #UD.
Operación
DEST := (NOT SRC1) bitwiseAND SRC2;
SF := DEST[OperandSize -1];
ZF := (DEST = 0);Banderas afectadas
SF y ZF se actualizan en función del resultado. Las banderas OF y CF se limpian. AF y PF banderas quedan indefinidas.
SIMD coma flotante Excepciones
None.
Otras excepciones
Ver Tabla 2-29, "Tipo 13 Condiciones de Excepción de Clase".