PMAXSB, PMAXSW, PMAXSD, PMAXSQ

Máximo de enteros con signo empacado

estableVMJITAOTinstruccion

Codificaciones

Opcode	Instruccion	Op/En	64 bits	Compat/Legacy	Descripcion
`NP 0F EE /r1`	`PMAXSW mm1, mm2/m64`	A	Valido	Valido	Compara los enteros de palabras firmados en mm2/m64 y mm1 y devuelve los valores máximos.
`66 0F 38 3C /r`	`PMAXSB xmm1, xmm2/m128`	A	Valido	Valido	Compara los enteros de byte firmados en xmm1 y xmm2/m128 y almacena los valores máximos empaquetados en xmm1.
`66 0F EE /r`	`PMAXSW xmm1, xmm2/m128`	A	Valido	Valido	Compara los enteros de palabras firmados en xmm2/m128 y xmm1 y almacena los valores máximos empaquetados en xmm1.
`66 0F 38 3D /r`	`PMAXSD xmm1, xmm2/m128`	A	Valido	Valido	Compara los enteros de dwords empaquetados en xmm1 y xmm2/m128 y almacena los valores máximos empaquetados en xmm1.
`VEX.128.66.0F38.WIG 3C /r`	`VPMAXSB xmm1, xmm2, xmm3/m128`	B	Valido	Valido	Compara los enteros de byte firmados en xmm2 y xmm3/m128 y almacena los valores máximos empaquetados en xmm1.
`VEX.128.66.0F.WIG EE /r`	`VPMAXSW xmm1, xmm2, xmm3/m128`	B	Valido	Valido	Compara los enteros de palabras firmados en xmm3/m128 y xmm2 y almacena los valores máximos empaquetados en xmm1.
`VEX.128.66.0F38.WIG 3D /r`	`VPMAXSD xmm1, xmm2, xmm3/m128`	B	Valido	Valido	Compara los enteros de dwords empaquetados en xmm2 y xmm3/m128 y almacena los valores máximos empaquetados en xmm1.
`VEX.256.66.0F38.WIG 3C /r`	`VPMAXSB ymm1, ymm2, ymm3/m256`	B	Valido	Valido	Compara los enteros de byte firmados en ymm2 y ymm3/m256 y almacena los valores máximos empaquetados en ymm1.
`VEX.256.66.0F.WIG EE /r`	`VPMAXSW ymm1, ymm2, ymm3/m256`	B	Valido	Valido	Compara los enteros de palabras firmados en ymm3/m256 y ymm2 y almacena los valores máximos empaquetados en ymm1.
`VEX.256.66.0F38.WIG 3D /r`	`VPMAXSD ymm1, ymm2, ymm3/m256`	B	Valido	Valido	Compara los enteros de dwords empaquetados en ymm2 y ymm3/m256 y almacena los valores máximos empaquetados en ymm1.
`EVEX.128.66.0F38.WIG 3C /r`	`VPMAXSB xmm1{k1}{z}, xmm2, xmm3/m128`	C	Valido	Valido	Compara los enteros de byte firmados en xmm2 AVX512BW) OR y xmm3/m128 y almacena los valores máximos de AVX10.1 empaquetados en xmm1 bajo máscara de escritura k1.
`EVEX.256.66.0F38.WIG 3C /r`	`VPMAXSB ymm1{k1}{z}, ymm2, ymm3/m256`	C	Valido	Valido	Compara los enteros de byte firmados en ymm2 AVX512BW) OR y ymm3/m256 y almacena los valores máximos de AVX10.1 empaquetados en ymm1 bajo máscara de escritura k1.
`EVEX.512.66.0F38.WIG 3C /r`	`VPMAXSB zmm1{k1}{z}, zmm2, zmm3/m512`	C	Valido	Valido	Compara los enteros de byte firmados en zmm2 AVX10.1 y zmm3/m512 y almacena los valores máximos empaquetados en zmm1 bajo máscara de escritura k1.
`EVEX.128.66.0F.WIG EE /r`	`VPMAXSW xmm1{k1}{z}, xmm2, xmm3/m128`	C	Valido	Valido	Compara los enteros de palabras firmados en xmm2 AVX512BW) OR y xmm3/m128 y almacena los valores máximos de AVX10.1 en xmm1 bajo máscara de escritura k1.
`EVEX.256.66.0F.WIG EE /r`	`VPMAXSW ymm1{k1}{z}, ymm2, ymm3/m256`	C	Valido	Valido	Compara los enteros de palabras firmados en ymm2 AVX512BW) OR y ymm3/m256 y almacena los valores máximos de AVX10.1 en ymm1 bajo máscara de escritura k1.
`EVEX.512.66.0F.WIG EE /r`	`VPMAXSW zmm1{k1}{z}, zmm2, zmm3/m512 Opcode/ Instruction`	C	Valido	Valido	Compara los enteros de palabras firmados en zmm2 AVX10.1 y zmm3/m512 y almacena los valores máximos empaquetados en zmm1 bajo máscara de escritura k1. Op / 64/3 2 bit CPUID Fea ture Descripción En Mode Supp Flag ort
`EVEX.128.66.0F38.W0 3D /r`	`VPMAXSD xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst`	D	Valido	Valido	AND Compare integers de dwords empaquetados en xmm2 AVX512F) OR y xmm3/m128/m32bcst y almacene los valores máximos de AVX10.1 en xmm1 utilizando máscara de escritura k1.
`EVEX.256.66.0F38.W0 3D /r`	`VPMAXSD ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst`	D	Valido	Valido	AND Compare integers de dwords empaquetados en ymm2 AVX512F) OR y ymm3/m256/m32bcst y almacene los valores máximos de AVX10.1 en ymm1 utilizando máscara de escritura k1.
`EVEX.512.66.0F38.W0 3D /r`	`VPMAXSD zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst`	D	Valido	Valido	Compara los enteros de dwords empaquetados en zmm2 OR AVX10. 1 y zmm3/m512/m32bcst y almacena los valores máximos empaquetados en zmm1 utilizando máscara de escritura k1.
`EVEX.128.66.0F38.W1 3D /r`	`VPMAXSQ xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst`	D	Valido	Valido	AND Compare los enteros de qwords empaquetados en xmm2 AVX512F) OR y xmm3/m128/m64bcst y almacene los valores máximos de AVX10.1 en xmm1 utilizando máscara de escritura k1.
`EVEX.256.66.0F38.W1 3D /r`	`VPMAXSQ ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst`	D	Valido	Valido	AND Compare los enteros de qwords empaquetados en ymm2 AVX512F) OR y ymm3/m256/m64bcst y almacene los valores máximos de AVX10.1 en ymm1 utilizando máscara de escritura k1.
`EVEX.512.66.0F38.W1 3D /r`	`VPMAXSQ zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst`	D	Valido	Valido	Compara los enteros de qwords empaquetados en zmm2 OR AVX10. 1 y zmm3/m512/m64bcst y almacena los valores máximos empaquetados en zmm1 utilizando máscara de escritura k1.

Codificacion de operandos

Cada modo es un valor de la columna Op/En de arriba. Dice en que campo de la instruccion codificada va cada operando, en el orden en que se escriben, y si la instruccion lo lee, lo escribe o ambas cosas.

A

modrm.reg lectura y escriturabyte ModRM, campo reg (bits 5-3)
modrm.rm lecturabyte ModRM, campo r/m (bits 2-0); con el byte SIB y el desplazamiento cuando el campo mod los pide

B

modrm.reg escriturabyte ModRM, campo reg (bits 5-3)
vex.vvvv lecturaprefijo VEX, campo vvvv (invertido)
modrm.rm lecturabyte ModRM, campo r/m (bits 2-0); con el byte SIB y el desplazamiento cuando el campo mod los pide

C

modrm.reg escriturabyte ModRM, campo reg (bits 5-3)
evex.vvvv lecturaprefijo EVEX, campo vvvv (invertido)
modrm.rm lecturabyte ModRM, campo r/m (bits 2-0); con el byte SIB y el desplazamiento cuando el campo mod los pide

Tupla: Full Mem

D

modrm.reg escriturabyte ModRM, campo reg (bits 5-3)
evex.vvvv lecturaprefijo EVEX, campo vvvv (invertido)
modrm.rm lecturabyte ModRM, campo r/m (bits 2-0); con el byte SIB y el desplazamiento cuando el campo mod los pide

Tupla: Full

Coste medido

Cargando las mediciones de arch-data...

Descripción

Realiza una comparación SIMD del paquete firmado porte, palabra, dword o qword enteros en el segundo operando de origen y el primer operando de origen y devuelve el valor máximo para cada par de enteros al operando de destino.

Legacy SSE versión PMAXSW: El operando de origen puede ser un registro de tecnología MMX o una ubicación de memoria de 64 bits. El operando de destino puede ser un registro de tecnología MMX.

128-bit Legacy SSE versión: La primera fuente y operandos de destino son registros XMM. El segundo operando de origen es un registro XMM o una ubicación de memoria de 128 bits. Bits (MAXVL-1:128) del correspondiente registro de destino YMM no se modifican.

VEX.128 versión codificada: La primera fuente y operandos de destino son registros XMM. El segundo operando de origen es un registro XMM o una ubicación de memoria de 128 bits. Bits (MAXVL-1:128) del registro de destino correspondiente se ponen a cero.

VEX.256 versión codificada: El segundo operando de origen puede ser un registro YMM o una ubicación de memoria de 256 bits. La primera fuente y operandos de destino son registros YMM. Bits (MAXVL-1:256) del registro de destino correspondiente se ponen a cero.

EVEX codificado VPMAXSD/Q: El primer operando de origen es un registro ZMM/YMM/XMM; El segundo operando de origen es un registro ZMM/YMM/XMM, un 512/256/128-bit ubicación de memoria o un vector 512/256/128-bit transmitido desde una ubicación de memoria de 32/64-bit. El operando de destino es actualizado condicionalmente basado en máscara de escritura k1.

EVEX codificado VPMAXSB/W: El primer operando de origen es un registro ZMM/YMM/XMM; El segundo operando de origen es un registro ZMM/YMM/XMM, un 512/256/128-bit ubicación de memoria. El operando de destino es actualizado condicionalmente basado en máscara de escritura k1.

Operación

PMAXSW (64-bit Operands)

    IF DEST[15:0] > SRC[15:0]) THEN
          DEST[15:0] := DEST[15:0];

    ELSE
          DEST[15:0] := SRC[15:0]; FI;

    (* Repeat operation for 2nd and 3rd words in source and destination operands *)
    IF DEST[63:48] > SRC[63:48]) THEN

          DEST[63:48] := DEST[63:48];
    ELSE

          DEST[63:48] := SRC[63:48]; FI;

PMAXSB (128-bit Legacy SSE Version)
    IF DEST[7:0] > SRC[7:0] THEN
          DEST[7:0] := DEST[7:0];
    ELSE
          DEST[7:0] := SRC[7:0]; FI;
    (* Repeat operation for 2nd through 15th bytes in source and destination operands *)
    IF DEST[127:120] >SRC[127:120] THEN
          DEST[127:120] := DEST[127:120];
    ELSE
          DEST[127:120] := SRC[127:120]; FI;

DEST[MAXVL-1:128] (Unmodified)

VPMAXSB (VEX.128 Encoded Version)
    IF SRC1[7:0] > SRC2[7:0] THEN
          DEST[7:0] := SRC1[7:0];
    ELSE
          DEST[7:0] := SRC2[7:0]; FI;
    (* Repeat operation for 2nd through 15th bytes in source and destination operands *)
    IF SRC1[127:120] >SRC2[127:120] THEN
          DEST[127:120] := SRC1[127:120];
    ELSE
          DEST[127:120] := SRC2[127:120]; FI;

DEST[MAXVL-1:128] := 0

VPMAXSB (VEX.256 Encoded Version)
    IF SRC1[7:0] > SRC2[7:0] THEN
          DEST[7:0] := SRC1[7:0];
    ELSE
          DEST[7:0] := SRC2[7:0]; FI;
    (* Repeat operation for 2nd through 31st bytes in source and destination operands *)
    IF SRC1[255:248] >SRC2[255:248] THEN
          DEST[255:248] := SRC1[255:248];
    ELSE
          DEST[255:248] := SRC2[255:248]; FI;

DEST[MAXVL-1:256] := 0


VPMAXSB (EVEX Encoded Versions)

(KL, VL) = (16, 128), (32, 256), (64, 512)

FOR j := 0 TO KL-1

i := j * 8

IF k1[j] OR *no writemask* THEN

     IF SRC1[i+7:i] > SRC2[i+7:i]

            THEN DEST[i+7:i] := SRC1[i+7:i];

            ELSE DEST[i+7:i] := SRC2[i+7:i];

     FI;

     ELSE

            IF *merging-masking*              ; merging-masking

                THEN *DEST[i+7:i] remains unchanged*

                ELSE                          ; zeroing-masking

                    DEST[i+7:i] := 0

            FI

FI;

ENDFOR;

DEST[MAXVL-1:VL] := 0

PMAXSW (128-bit Legacy SSE Version)
    IF DEST[15:0] >SRC[15:0] THEN
          DEST[15:0] := DEST[15:0];
    ELSE
          DEST[15:0] := SRC[15:0]; FI;
    (* Repeat operation for 2nd through 7th words in source and destination operands *)
    IF DEST[127:112] >SRC[127:112] THEN
          DEST[127:112] := DEST[127:112];
    ELSE
          DEST[127:112] := SRC[127:112]; FI;

DEST[MAXVL-1:128] (Unmodified)

VPMAXSW (VEX.128 Encoded Version)
    IF SRC1[15:0] > SRC2[15:0] THEN
          DEST[15:0] := SRC1[15:0];
    ELSE
          DEST[15:0] := SRC2[15:0]; FI;
    (* Repeat operation for 2nd through 7th words in source and destination operands *)
    IF SRC1[127:112] >SRC2[127:112] THEN
          DEST[127:112] := SRC1[127:112];
    ELSE
          DEST[127:112] := SRC2[127:112]; FI;

DEST[MAXVL-1:128] := 0

VPMAXSW (VEX.256 Encoded Version)
    IF SRC1[15:0] > SRC2[15:0] THEN
          DEST[15:0] := SRC1[15:0];
    ELSE
          DEST[15:0] := SRC2[15:0]; FI;
    (* Repeat operation for 2nd through 15th words in source and destination operands *)
    IF SRC1[255:240] >SRC2[255:240] THEN
          DEST[255:240] := SRC1[255:240];
    ELSE
          DEST[255:240] := SRC2[255:240]; FI;

DEST[MAXVL-1:256] := 0


VPMAXSW (EVEX Encoded Versions)

(KL, VL) = (8, 128), (16, 256), (32, 512)

FOR j := 0 TO KL-1

i := j * 16

IF k1[j] OR *no writemask* THEN

     IF SRC1[i+15:i] > SRC2[i+15:i]

             THEN DEST[i+15:i] := SRC1[i+15:i];

             ELSE DEST[i+15:i] := SRC2[i+15:i];

     FI;

     ELSE

             IF *merging-masking*                ; merging-masking

                 THEN *DEST[i+15:i] remains unchanged*

                 ELSE                            ; zeroing-masking

                    DEST[i+15:i] := 0

             FI

FI;

ENDFOR;

DEST[MAXVL-1:VL] := 0

PMAXSD (128-bit Legacy SSE Version)
    IF DEST[31:0] >SRC[31:0] THEN
          DEST[31:0] := DEST[31:0];
    ELSE
          DEST[31:0] := SRC[31:0]; FI;
    (* Repeat operation for 2nd through 7th words in source and destination operands *)
    IF DEST[127:96] >SRC[127:96] THEN
          DEST[127:96] := DEST[127:96];
    ELSE
          DEST[127:96] := SRC[127:96]; FI;

DEST[MAXVL-1:128] (Unmodified)

VPMAXSD (VEX.128 Encoded Version)
    IF SRC1[31:0] > SRC2[31:0] THEN
          DEST[31:0] := SRC1[31:0];
    ELSE
          DEST[31:0] := SRC2[31:0]; FI;
    (* Repeat operation for 2nd through 3rd dwords in source and destination operands *)
    IF SRC1[127:96] > SRC2[127:96] THEN
          DEST[127:96] := SRC1[127:96];
    ELSE
          DEST[127:96] := SRC2[127:96]; FI;

DEST[MAXVL-1:128] := 0

VPMAXSD (VEX.256 Encoded Version)
    IF SRC1[31:0] > SRC2[31:0] THEN
          DEST[31:0] := SRC1[31:0];
    ELSE
          DEST[31:0] := SRC2[31:0]; FI;
    (* Repeat operation for 2nd through 7th dwords in source and destination operands *)
    IF SRC1[255:224] > SRC2[255:224] THEN
          DEST[255:224] := SRC1[255:224];
    ELSE
          DEST[255:224] := SRC2[255:224]; FI;

DEST[MAXVL-1:256] := 0


VPMAXSD (EVEX Encoded Versions)

(KL, VL) = (4, 128), (8, 256), (16, 512)

FOR j := 0 TO KL-1

i := j * 32

IF k1[j] OR *no writemask*THEN

     IF (EVEX.b = 1) AND (SRC2 *is memory*)

             THEN

                  IF SRC1[i+31:i] > SRC2[31:0]

                       THEN DEST[i+31:i] := SRC1[i+31:i];

                       ELSE DEST[i+31:i] := SRC2[31:0];

                  FI;

             ELSE

                  IF SRC1[i+31:i] > SRC2[i+31:i]

                       THEN DEST[i+31:i] := SRC1[i+31:i];

                       ELSE DEST[i+31:i] := SRC2[i+31:i];

             FI;

     FI;

     ELSE

             IF *merging-masking*                 ; merging-masking

                  THEN *DEST[i+31:i] remains unchanged*

                  ELSE DEST[i+31:i] := 0          ; zeroing-masking

             FI

FI;

ENDFOR

DEST[MAXVL-1:VL] := 0

VPMAXSQ (EVEX Encoded Versions)

(KL, VL) = (2, 128), (4, 256), (8, 512)

FOR j := 0 TO KL-1

i := j * 64

IF k1[j] OR *no writemask* THEN

     IF (EVEX.b = 1) AND (SRC2 *is memory*)

             THEN

                  IF SRC1[i+63:i] > SRC2[63:0]

                       THEN DEST[i+63:i] := SRC1[i+63:i];

                       ELSE DEST[i+63:i] := SRC2[63:0];

                  FI;

             ELSE

                  IF SRC1[i+63:i] > SRC2[i+63:i]

                       THEN DEST[i+63:i] := SRC1[i+63:i];

                       ELSE DEST[i+63:i] := SRC2[i+63:i];

             FI;

     FI;

     ELSE

             IF *merging-masking*                 ; merging-masking

                  THEN *DEST[i+63:i] remains unchanged*

                  ELSE                            ; zeroing-masking

                       THEN DEST[i+63:i] := 0

             FI

FI;

ENDFOR;

DEST[MAXVL-1:VL] := 0

Intel C/C++ compilador intrínseco

VPMAXSB __m512i _mm512_max_epi8( __m512i a, __m512i b);
VPMAXSB __m512i _mm512_mask_max_epi8(__m512i s, __mmask64 k, __m512i a, __m512i b);
VPMAXSB __m512i _mm512_maskz_max_epi8( __mmask64 k, __m512i a, __m512i b);
VPMAXSW __m512i _mm512_max_epi16( __m512i a, __m512i b);
VPMAXSW __m512i _mm512_mask_max_epi16(__m512i s, __mmask32 k, __m512i a, __m512i b);
VPMAXSW __m512i _mm512_maskz_max_epi16( __mmask32 k, __m512i a, __m512i b);
VPMAXSB __m256i _mm256_mask_max_epi8(__m256i s, __mmask32 k, __m256i a, __m256i b);
VPMAXSB __m256i _mm256_maskz_max_epi8( __mmask32 k, __m256i a, __m256i b);
VPMAXSW __m256i _mm256_mask_max_epi16(__m256i s, __mmask16 k, __m256i a, __m256i b);
VPMAXSW __m256i _mm256_maskz_max_epi16( __mmask16 k, __m256i a, __m256i b);
VPMAXSB __m128i _mm_mask_max_epi8(__m128i s, __mmask16 k, __m128i a, __m128i b);
VPMAXSB __m128i _mm_maskz_max_epi8( __mmask16 k, __m128i a, __m128i b);
VPMAXSW __m128i _mm_mask_max_epi16(__m128i s, __mmask8 k, __m128i a, __m128i b);
VPMAXSW __m128i _mm_maskz_max_epi16( __mmask8 k, __m128i a, __m128i b);
VPMAXSD __m256i _mm256_mask_max_epi32(__m256i s, __mmask16 k, __m256i a, __m256i b);
VPMAXSD __m256i _mm256_maskz_max_epi32( __mmask16 k, __m256i a, __m256i b);
VPMAXSQ __m256i _mm256_mask_max_epi64(__m256i s, __mmask8 k, __m256i a, __m256i b);
VPMAXSQ __m256i _mm256_maskz_max_epi64( __mmask8 k, __m256i a, __m256i b);
VPMAXSD __m128i _mm_mask_max_epi32(__m128i s, __mmask8 k, __m128i a, __m128i b);
VPMAXSD __m128i _mm_maskz_max_epi32( __mmask8 k, __m128i a, __m128i b);
VPMAXSQ __m128i _mm_mask_max_epi64(__m128i s, __mmask8 k, __m128i a, __m128i b);
VPMAXSQ __m128i _mm_maskz_max_epu64( __mmask8 k, __m128i a, __m128i b);
VPMAXSD __m512i _mm512_max_epi32( __m512i a, __m512i b);
VPMAXSD __m512i _mm512_mask_max_epi32(__m512i s, __mmask16 k, __m512i a, __m512i b);
VPMAXSD __m512i _mm512_maskz_max_epi32( __mmask16 k, __m512i a, __m512i b);
VPMAXSQ __m512i _mm512_max_epi64( __m512i a, __m512i b);
VPMAXSQ __m512i _mm512_mask_max_epi64(__m512i s, __mmask8 k, __m512i a, __m512i b);
VPMAXSQ __m512i _mm512_maskz_max_epi64( __mmask8 k, __m512i a, __m512i b);
(V)PMAXSB __m128i _mm_max_epi8 ( __m128i a, __m128i b);
(V)PMAXSW __m128i _mm_max_epi16 ( __m128i a, __m128i b) (V)PMAXSD __m128i _mm_max_epi32 ( __m128i a, __m128i b);
VPMAXSB __m256i _mm256_max_epi8 ( __m256i a, __m256i b);
VPMAXSW __m256i _mm256_max_epi16 ( __m256i a, __m256i b) VPMAXSD __m256i _mm256_max_epi32 ( __m256i a, __m256i b);
PMAXSW:__m64 _mm_max_pi16(__m64 a, __m64 b);

SIMD coma flotante Excepciones

None.

Otras excepciones

Instrucciones no codificadas por EVEX, ver Tabla 2-21, "Tipo 4 Condiciones de Excepción de Clase".

EVEX-encoded VPMAXSD/Q, ver Tabla 2-51, "Tipo E4 Clase Condiciones de Excepción".

EVEX-encoded VPMAXSB/W, ver Excepciones Tipo E4.nb en la tabla 2-51, "Tipo E4 Clase Condiciones de Excepción".

PMAXSB, PMAXSW, PMAXSD, PMAXSQ

Codificaciones

Codificacion de operandos

A

B

C

D

Coste medido

Descripción#

Operación#

Intel C/C++ compilador intrínseco#

SIMD coma flotante Excepciones#

Otras excepciones#

Fuentes

Descripción

Operación

Intel C/C++ compilador intrínseco

SIMD coma flotante Excepciones

Otras excepciones