PMINSB, PMINSW

Mínimo de enteros con signo empacado

estableVMJITAOTinstruccion

Codificaciones

Opcode	Instruccion	Op/En	64 bits	Compat/Legacy	Descripcion
`NP 0F EA /r1`	`PMINSW mm1, mm2/m64`	A	Valido	Valido	Compara los enteros de palabras firmados en mm2/m64 y mm1 y devuelve los valores mínimos.
`66 0F 38 38 /r`	`PMINSB xmm1, xmm2/m128`	A	Valido	Valido	Compara los enteros de byte firmados en xmm1 y xmm2/m128 y almacena los valores mínimos empaquetados en xmm1.
`66 0F EA /r`	`PMINSW xmm1, xmm2/m128`	A	Valido	Valido	Compare los enteros de palabras firmados empaquetados en xmm2/m128 y xmm1 y almacene los valores mínimos empaquetados en xmm1.
`VEX.128.66.0F38 38 /r`	`VPMINSB xmm1, xmm2, xmm3/m128`	B	Valido	Valido	Compara los enteros de byte firmados en xmm2 y xmm3/m128 y almacena los valores mínimos empaquetados en xmm1.
`VEX.128.66.0F EA /r`	`VPMINSW xmm1, xmm2, xmm3/m128`	B	Valido	Valido	Compara los enteros de palabras firmados en xmm3/m128 y xmm2 y devuelve los valores mínimos empacados en xmm1.
`VEX.256.66.0F38 38 /r`	`VPMINSB ymm1, ymm2, ymm3/m256`	B	Valido	Valido	Compara los enteros de byte firmados en ymm2 y ymm3/m256 y almacena los valores mínimos empaquetados en ymm1.
`VEX.256.66.0F EA /r`	`VPMINSW ymm1, ymm2, ymm3/m256`	B	Valido	Valido	Compara los enteros de palabras firmados en ymm3/m256 y ymm2 y devuelve los valores mínimos empacados en ymm1.
`EVEX.128.66.0F38.WIG 38 /r`	`VPMINSB xmm1{k1}{z}, xmm2, xmm3/m128`	C	Valido	Valido	Compara los enteros de byte firmados en xmm2 y AVX512BW) OR xmm3/m128 y almacena los valores mínimos empaquetados en AVX10.1 xmm1 bajo máscara de escritura k1.
`EVEX.256.66.0F38.WIG 38 /r`	`VPMINSB ymm1{k1}{z}, ymm2, ymm3/m256`	C	Valido	Valido	Compara los enteros de byte firmados en ymm2 y AVX512BW) OR ymm3/m256 y almacena los valores mínimos empaquetados en AVX10.1 ymm1 bajo máscara de escritura k1.
`EVEX.512.66.0F38.WIG 38 /r`	`VPMINSB zmm1{k1}{z}, zmm2, zmm3/m512`	C	Valido	Valido	Compare los enteros de byte firmados en zmm2 y AVX10.1 zmm3/m512 y almacene los valores mínimos empaquetados en zmm1 bajo máscara de escritura k1.
`EVEX.128.66.0F.WIG EA /r`	`VPMINSW xmm1{k1}{z}, xmm2, xmm3/m128`	C	Valido	Valido	Compara los enteros de palabras firmados en xmm2 AVX512BW) OR y xmm3/m128 y almacena los valores mínimos de AVX10.1 en xmm1 bajo máscara de escritura k1.
`EVEX.256.66.0F.WIG EA /r`	`VPMINSW ymm1{k1}{z}, ymm2, ymm3/m256`	C	Valido	Valido	Compara los enteros de palabras firmados en ymm2 AVX512BW) OR y ymm3/m256 y almacena los valores mínimos de AVX10.1 en ymm1 bajo máscara de escritura k1.
`EVEX.512.66.0F.WIG EA /r`	`VPMINSW zmm1{k1}{z}, zmm2, zmm3/m512`	C	Valido	Valido	Compara los enteros de palabras firmados en zmm2 y AVX10.1 zmm3/m512 y almacena los valores mínimos empaquetados en zmm1 bajo máscara de escritura k1.

Codificacion de operandos

Cada modo es un valor de la columna Op/En de arriba. Dice en que campo de la instruccion codificada va cada operando, en el orden en que se escriben, y si la instruccion lo lee, lo escribe o ambas cosas.

A

modrm.reg lectura y escriturabyte ModRM, campo reg (bits 5-3)
modrm.rm lecturabyte ModRM, campo r/m (bits 2-0); con el byte SIB y el desplazamiento cuando el campo mod los pide

B

modrm.reg escriturabyte ModRM, campo reg (bits 5-3)
vex.vvvv lecturaprefijo VEX, campo vvvv (invertido)
modrm.rm lecturabyte ModRM, campo r/m (bits 2-0); con el byte SIB y el desplazamiento cuando el campo mod los pide

C

modrm.reg escriturabyte ModRM, campo reg (bits 5-3)
evex.vvvv lecturaprefijo EVEX, campo vvvv (invertido)
modrm.rm lecturabyte ModRM, campo r/m (bits 2-0); con el byte SIB y el desplazamiento cuando el campo mod los pide

Tupla: Full Mem

Coste medido

Cargando las mediciones de arch-data...

Descripción

Realiza una comparación de SIMD de los enteros de byte, palabra o dword firmados en el segundo operando de origen y el primer operando de origen y devuelve el valor mínimo para cada par de enteros al operando de destino.

Legacy SSE versión PMINSW: El operando de origen puede ser un registro de tecnología MMX o una ubicación de memoria de 64 bits. El operando de destino puede ser un registro de tecnología MMX.

128-bit Legacy SSE versión: La primera fuente y operandos de destino son registros XMM. El segundo operando de origen es un registro XMM o una ubicación de memoria de 128 bits. Bits (MAXVL-1:128) del registro de destino correspondiente no se modifican.

VEX.128 versión codificada: La primera fuente y operandos de destino son registros XMM. El segundo operando de origen es un registro XMM o una ubicación de memoria de 128 bits. Bits (MAXVL-1:128) del registro de destino correspondiente se ponen a cero.

VEX.256 versión codificada: El segundo operando de origen puede ser un registro YMM o una ubicación de memoria de 256 bits. La primera fuente y operandos de destino son registros YMM.

EVEX versiones codificadas: El primer operando de origen es un registro ZMM/YMM/XMM; El segundo operando de origen es un registro ZMM/YMM/XMM o un 512/256/128-bit ubicación de memoria. El operando de destino es actualizado condicionalmente basado en máscara de escritura k1.

Operación

PMINSW (64-bit Operands)
    IF DEST[15:0] < SRC[15:0] THEN
          DEST[15:0] := DEST[15:0];
    ELSE
          DEST[15:0] := SRC[15:0]; FI;
    (* Repeat operation for 2nd and 3rd words in source and destination operands *)
    IF DEST[63:48] < SRC[63:48] THEN
          DEST[63:48] := DEST[63:48];
    ELSE
          DEST[63:48] := SRC[63:48]; FI;

PMINSB (128-bit Legacy SSE Version)
    IF DEST[7:0] < SRC[7:0] THEN
          DEST[7:0] := DEST[7:0];
    ELSE
          DEST[15:0] := SRC[7:0]; FI;
    (* Repeat operation for 2nd through 15th bytes in source and destination operands *)
    IF DEST[127:120] < SRC[127:120] THEN
          DEST[127:120] := DEST[127:120];
    ELSE
          DEST[127:120] := SRC[127:120]; FI;

DEST[MAXVL-1:128] (Unmodified)


VPMINSB (VEX.128 Encoded Version)
    IF SRC1[7:0] < SRC2[7:0] THEN
          DEST[7:0] := SRC1[7:0];
    ELSE
          DEST[7:0] := SRC2[7:0]; FI;
    (* Repeat operation for 2nd through 15th bytes in source and destination operands *)
    IF SRC1[127:120] < SRC2[127:120] THEN
          DEST[127:120] := SRC1[127:120];
    ELSE
          DEST[127:120] := SRC2[127:120]; FI;

DEST[MAXVL-1:128] := 0

VPMINSB (VEX.256 Encoded Version)
    IF SRC1[7:0] < SRC2[7:0] THEN
          DEST[7:0] := SRC1[7:0];
    ELSE
          DEST[15:0] := SRC2[7:0]; FI;
    (* Repeat operation for 2nd through 31st bytes in source and destination operands *)
    IF SRC1[255:248] < SRC2[255:248] THEN
          DEST[255:248] := SRC1[255:248];
    ELSE
          DEST[255:248] := SRC2[255:248]; FI;

DEST[MAXVL-1:256] := 0

VPMINSB (EVEX Encoded Versions)

(KL, VL) = (16, 128), (32, 256), (64, 512)

FOR j := 0 TO KL-1

i := j * 8

IF k1[j] OR *no writemask* THEN

     IF SRC1[i+7:i] < SRC2[i+7:i]

            THEN DEST[i+7:i] := SRC1[i+7:i];

            ELSE DEST[i+7:i] := SRC2[i+7:i];

     FI;

     ELSE

            IF *merging-masking*                  ; merging-masking

                THEN *DEST[i+7:i] remains unchanged*

                ELSE                              ; zeroing-masking

                    DEST[i+7:i] := 0

            FI

FI;

ENDFOR;

DEST[MAXVL-1:VL] := 0

PMINSW (128-bit Legacy SSE Version)
    IF DEST[15:0] < SRC[15:0] THEN
          DEST[15:0] := DEST[15:0];
    ELSE
          DEST[15:0] := SRC[15:0]; FI;
    (* Repeat operation for 2nd through 7th words in source and destination operands *)
    IF DEST[127:112] < SRC[127:112] THEN
          DEST[127:112] := DEST[127:112];
    ELSE
          DEST[127:112] := SRC[127:112]; FI;

DEST[MAXVL-1:128] (Unmodified)


VPMINSW (VEX.128 Encoded Version)
    IF SRC1[15:0] < SRC2[15:0] THEN
          DEST[15:0] := SRC1[15:0];
    ELSE
          DEST[15:0] := SRC2[15:0]; FI;
    (* Repeat operation for 2nd through 7th words in source and destination operands *)
    IF SRC1[127:112] < SRC2[127:112] THEN
          DEST[127:112] := SRC1[127:112];
    ELSE
          DEST[127:112] := SRC2[127:112]; FI;

DEST[MAXVL-1:128] := 0

VPMINSW (VEX.256 Encoded Version)
    IF SRC1[15:0] < SRC2[15:0] THEN
          DEST[15:0] := SRC1[15:0];
    ELSE
          DEST[15:0] := SRC2[15:0]; FI;
    (* Repeat operation for 2nd through 15th words in source and destination operands *)
    IF SRC1[255:240] < SRC2[255:240] THEN
          DEST[255:240] := SRC1[255:240];
    ELSE
          DEST[255:240] := SRC2[255:240]; FI;

DEST[MAXVL-1:256] := 0

VPMINSW (EVEX Encoded Versions)

(KL, VL) = (8, 128), (16, 256), (32, 512)

FOR j := 0 TO KL-1

i := j * 16

IF k1[j] OR *no writemask* THEN

     IF SRC1[i+15:i] < SRC2[i+15:i]

             THEN DEST[i+15:i] := SRC1[i+15:i];

             ELSE DEST[i+15:i] := SRC2[i+15:i];

     FI;

     ELSE

             IF *merging-masking*                 ; merging-masking

                 THEN *DEST[i+15:i] remains unchanged*

                 ELSE                             ; zeroing-masking

                    DEST[i+15:i] := 0

             FI

FI;

ENDFOR;

DEST[MAXVL-1:VL] := 0

Intel C/C++ compilador intrínseco

VPMINSB __m512i _mm512_min_epi8( __m512i a, __m512i b);
VPMINSB __m512i _mm512_mask_min_epi8(__m512i s, __mmask64 k, __m512i a, __m512i b);
VPMINSB __m512i _mm512_maskz_min_epi8( __mmask64 k, __m512i a, __m512i b);
VPMINSW __m512i _mm512_min_epi16( __m512i a, __m512i b);
VPMINSW __m512i _mm512_mask_min_epi16(__m512i s, __mmask32 k, __m512i a, __m512i b);
VPMINSW __m512i _mm512_maskz_min_epi16( __mmask32 k, __m512i a, __m512i b);
VPMINSB __m256i _mm256_mask_min_epi8(__m256i s, __mmask32 k, __m256i a, __m256i b);
VPMINSB __m256i _mm256_maskz_min_epi8( __mmask32 k, __m256i a, __m256i b);
VPMINSW __m256i _mm256_mask_min_epi16(__m256i s, __mmask16 k, __m256i a, __m256i b);
VPMINSW __m256i _mm256_maskz_min_epi16( __mmask16 k, __m256i a, __m256i b);
VPMINSB __m128i _mm_mask_min_epi8(__m128i s, __mmask16 k, __m128i a, __m128i b);
VPMINSB __m128i _mm_maskz_min_epi8( __mmask16 k, __m128i a, __m128i b);
VPMINSW __m128i _mm_mask_min_epi16(__m128i s, __mmask8 k, __m128i a, __m128i b);
VPMINSW __m128i _mm_maskz_min_epi16( __mmask8 k, __m128i a, __m128i b);
(V)PMINSB __m128i _mm_min_epi8 ( __m128i a, __m128i b);
(V)PMINSW __m128i _mm_min_epi16 ( __m128i a, __m128i b) VPMINSB __m256i _mm256_min_epi8 ( __m256i a, __m256i b);
VPMINSW __m256i _mm256_min_epi16 ( __m256i a, __m256i b) PMINSW__m64 _mm_min_pi16 (__m64 a, __m64 b);

SIMD coma flotante Excepciones

None.

Otras excepciones

Instrucciones no codificadas por EVEX, ver Tabla 2-21, "Tipo 4 Condiciones de Excepción de Clase".

Instrucciones de código EVEX, ver Excepciones Tipo E4.nb en la tabla 2-51, "Tipo E4 Clase Condiciones de Excepción".

Additionally:

#MF               (64-bit operations only) If there is a pending x87 FPU exception.

PMINSB, PMINSW

Codificaciones

Codificacion de operandos

A

B

C

Coste medido

Descripción#

Operación#

Intel C/C++ compilador intrínseco#

SIMD coma flotante Excepciones#

Otras excepciones#

Fuentes

Descripción

Operación

Intel C/C++ compilador intrínseco

SIMD coma flotante Excepciones

Otras excepciones