STMXCSR
Store MXCSR Register State
estableVMJITAOTinstruccion
Codificaciones
| Opcode | Instruccion | Op/En | 64 bits | Compat/Legacy | Descripcion |
|---|---|---|---|---|---|
NP 0F AE /3 | STMXCSR m32 | M | Valido | Valido | Contenido de la tienda de MXCSR registrarse a m32. |
VEX.LZ.0F.WIG AE /3 | VSTMXCSR m32 | M | Valido | Valido | Contenido de la tienda de MXCSR registrarse a m32. |
Codificacion de operandos
Cada modo es un valor de la columna Op/En de arriba. Dice en que campo de la instruccion codificada va cada operando, en el orden en que se escriben, y si la instruccion lo lee, lo escribe o ambas cosas.
M
modrm.rmescriturabyte ModRM, campo r/m (bits 2-0); con el byte SIB y el desplazamiento cuando el campo mod los pide
Coste medido
Cargando las mediciones de arch-data...
Descripción
Almacena el contenido del control MXCSR y registro de estado al operando de destino. El operando de destino es una ubicación de memoria de 32 bits. Los bits reservados en el registro MXCSR se almacenan como 0s. La operación de esta instrucción es la misma en modos no-64-bit y modo 64-bit. VEX.L debe ser 0, de lo contrario las instrucciones #UD. Nota: En VEX-versiones codificadas, VEX.vvvv está reservado y debe ser 1111b, de lo contrario las instrucciones #UD.
Operación
m32 := MXCSR;Intel C/C++ compilador intrínseco
_mm_getcsr(void);SIMD coma flotante Excepciones
None.
Otras excepciones
Ver Tabla 2-22, "Tipo 5 Condiciones de Excepción", además:
#UD If VEX.L= 1, If VEX.vvvv 1111B.