Vesta
Español
Código fuente

VADDPH

Añadir Packed FP16 Valores

estableVMJITAOTinstruccion

Codificaciones

OpcodeInstruccionOp/En64 bitsCompat/LegacyDescripcion
EVEX.128.NP.MAP5.W0 58 /rVADDPH xmm1{k1}{z}, xmm2, xmm3/m128/m16bcstAValidoValidoAñadir el valor de FP16 empacado de AND AVX512VL) xmm3/m128/m16bcst a xmm2, y el resultado de la tienda OR AVX10.1 en xmm1 sujeto a máscara de escritura k1.
EVEX.256.NP.MAP5.W0 58 /rVADDPH ymm1{k1}{z}, ymm2, ymm3/m256/m16bcstAValidoValidoAñadir el valor de FP16 empacado de AND AVX512VL) ymm3/m256/m16bcst a ymm2, y el resultado de la tienda OR AVX10.1 en ymm1 sujeto a máscara de escritura k1.
EVEX.512.NP.MAP5.W0 58 /rVADDPH zmm1{k1}{z}, zmm2, zmm3/m512/m16bcst {er}AValidoValidoAñadir el valor de FP16 empacado de OR AVX10.1 zmm3/m512/m16bcst a zmm2, y el resultado de la tienda en zmm1 sujeto a máscara de escritura k1.

Codificacion de operandos

Cada modo es un valor de la columna Op/En de arriba. Dice en que campo de la instruccion codificada va cada operando, en el orden en que se escriben, y si la instruccion lo lee, lo escribe o ambas cosas.

A

  1. modrm.reg escriturabyte ModRM, campo reg (bits 5-3)
  2. vex.vvvv lecturaprefijo VEX, campo vvvv (invertido)
  3. modrm.rm lecturabyte ModRM, campo r/m (bits 2-0); con el byte SIB y el desplazamiento cuando el campo mod los pide

Tupla: Full

Coste medido

Cargando las mediciones de arch-data...

Descripción

Esta instrucción agrega los valores de FP16 empaquetados de operandos de origen y almacena el resultado de FP16 empaquetado en el operando de destino. Los elementos de destino se actualizan según la máscara de escritura.

Operación

VADDPH (EVEX Encoded Versions) When SRC2 Operand is a Register
VL = 128, 256 or 512
KL := VL/16
IF (VL = 512) AND (EVEX.b = 1):

    SET_RM(EVEX.RC)
ELSE

    SET_RM(MXCSR.RC)
FOR j := 0 TO KL-1:

    IF k1[j] OR *no writemask*:
          DEST.fp16[j] := SRC1.fp16[j] + SRC2.fp16[j]

    ELSEIF *zeroing*:
          DEST.fp16[j] := 0

    // else dest.fp16[j] remains unchanged
DEST[MAXVL-1:VL] := 0


VADDPH (EVEX Encoded Versions) When SRC2 Operand is a Memory Source
VL = 128, 256 or 512
KL := VL/16
FOR j := 0 TO KL-1:

    IF k1[j] OR *no writemask*:
          IF EVEX.b = 1:
                DEST.fp16[j] := SRC1.fp16[j] + SRC2.fp16[0]
          ELSE:
                DEST.fp16[j] := SRC1.fp16[j] + SRC2.fp16[j]

    ELSE IF *zeroing*:
          DEST.fp16[j] := 0

    // else dest.fp16[j] remains unchanged
DEST[MAXVL-1:VL] := 0

Intel C/C++ compilador intrínseco

VADDPH __m128h _mm_add_ph (__m128h a, __m128h b);
VADDPH __m128h _mm_mask_add_ph (__m128h src, __mmask8 k, __m128h a, __m128h b);
VADDPH __m128h _mm_maskz_add_ph (__mmask8 k, __m128h a, __m128h b);
VADDPH __m256h _mm256_add_ph (__m256h a, __m256h b);
VADDPH __m256h _mm256_mask_add_ph (__m256h src, __mmask16 k, __m256h a, __m256h b);
VADDPH __m256h _mm256_maskz_add_ph (__mmask16 k, __m256h a, __m256h b);
VADDPH __m512h _mm512_add_ph (__m512h a, __m512h b);
VADDPH __m512h _mm512_add_ph (__m512h a, __m512h b);
VADDPH __m512h _mm512_mask_add_ph (__m512h src, __mmask32 k, __m512h a, __m512h b);
VADDPH __m512h _mm512_maskz_add_ph (__mmask32 k, __m512h a, __m512h b);
VADDPH __m512h _mm512_add_round_ph (__m512h a, __m512h b, int rounding);
VADDPH __m512h _mm512_mask_add_round_ph (__m512h src, __mmask32 k, __m512h a, __m512h b, int rounding);
VADDPH __m512h _mm512_maskz_add_round_ph (__mmask32 k, __m512h a, __m512h b, int rounding);

SIMD coma flotante Excepciones

Invalid, Underflow, Overflow, Precision, Denormal.

Otras excepciones

Instrucciones codificadas por EVEX, ver Tabla 2-48, "Tipo E2 Clase Condiciones de Excepción."

Fuentes