Vesta
Español
Código fuente

VCVTDQ2PH

Convertir Integers de doble palabra en valores de FP16 empaquetados

estableVMJITAOTinstruccion

Codificaciones

OpcodeInstruccionOp/En64 bitsCompat/LegacyDescripcion
EVEX.128.NP.MAP5.W0 5B /rVCVTDQ2PH xmm1{k1}{z}, xmm2/m128/m32bcstAValidoValidoConvertir cuatro integers de doble palabra firmados AND AVX512VL) de xmm2/m128/m32bcst a cuatro valores de FP16 OR AVX10.1 empaquetados, y almacenar el resultado en xmm1 sujeto a máscara de escritura k1.
EVEX.256.NP.MAP5.W0 5B /rVCVTDQ2PH xmm1{k1}{z}, ymm2/m256/m32bcstAValidoValidoConvertir ocho integers de doble palabra firmados AND AVX512VL) de ymm2/m256/m32bcst a ocho valores de OR AVX10.1 FP16, y almacenar el resultado en xmm1 sujeto a máscara de escritura k1.
EVEX.512.NP.MAP5.W0 5B /rVCVTDQ2PH ymm1{k1}{z}, zmm2/m512/m32bcst {er}AValidoValidoConvertir dieciséis números de integers firmados OR AVX10.1 de zmm2/m512/m32bcst a dieciséis valores de FP16 empaquetados, y almacenar el resultado en ymm1 sujeto a máscara de escritura k1.

Codificacion de operandos

Cada modo es un valor de la columna Op/En de arriba. Dice en que campo de la instruccion codificada va cada operando, en el orden en que se escriben, y si la instruccion lo lee, lo escribe o ambas cosas.

A

  1. modrm.reg escriturabyte ModRM, campo reg (bits 5-3)
  2. modrm.rm lecturabyte ModRM, campo r/m (bits 2-0); con el byte SIB y el desplazamiento cuando el campo mod los pide

Tupla: Full

Coste medido

Cargando las mediciones de arch-data...

Descripción

Esta instrucción convierte cuatro, ocho o dieciséis enteros firmados de doble palabra en el operando de origen a cuatro, ocho o dieciséis valores de FP16 empaquetados en el operando de destino.

EVEX versiones codificadas: El operando de origen puede ser un registro ZMM/YMM/XMM, un 512/256/128-bit ubicación de memoria o un vector 512/256/128-bit transmitido desde una ubicación de memoria de 32 bits. El operando de destino es un registro YMM/XMM actualizado condicionalmente con máscara de escritura k1.

EVEX.vvvv está reservado y debe ser 1111b, de lo contrario las instrucciones #UD.

Si el resultado de la operación de conversión es desbordamiento y MXCSR.OM=0, entonces una excepción SIMD se elevará con OE=1, PE=1.

Operación

VCVTDQ2PH DEST, SRC
VL = 128, 256 or 512
KL := VL / 32

IF *SRC is a register* and (VL = 512) AND (EVEX.b = 1):
    SET_RM(EVEX.RC)

ELSE:
    SET_RM(MXCSR.RC)

FOR j := 0 TO KL-1:
    IF k1[j] OR *no writemask*:
          IF *SRC is memory* and EVEX.b = 1:
                tsrc := SRC.dword[0]
          ELSE
                tsrc := SRC.dword[j]
          DEST.fp16[j] := Convert_integer32_to_fp16(tsrc)
    ELSE IF *zeroing*:
          DEST.fp16[j] := 0
    // else dest.fp16[j] remains unchanged

DEST[MAXVL-1:VL/2] := 0

Intel C/C++ compilador intrínseco

VCVTDQ2PH __m256h _mm512_cvt_roundepi32_ph (__m512i a, int rounding);
VCVTDQ2PH __m256h _mm512_mask_cvt_roundepi32_ph (__m256h src, __mmask16 k, __m512i a, int rounding);
VCVTDQ2PH __m256h _mm512_maskz_cvt_roundepi32_ph (__mmask16 k, __m512i a, int rounding);
VCVTDQ2PH __m128h _mm_cvtepi32_ph (__m128i a);
VCVTDQ2PH __m128h _mm_mask_cvtepi32_ph (__m128h src, __mmask8 k, __m128i a);
VCVTDQ2PH __m128h _mm_maskz_cvtepi32_ph (__mmask8 k, __m128i a);
VCVTDQ2PH __m128h _mm256_cvtepi32_ph (__m256i a);
VCVTDQ2PH __m128h _mm256_mask_cvtepi32_ph (__m128h src, __mmask8 k, __m256i a);
VCVTDQ2PH __m128h _mm256_maskz_cvtepi32_ph (__mmask8 k, __m256i a);
VCVTDQ2PH __m256h _mm512_cvtepi32_ph (__m512i a);
VCVTDQ2PH __m256h _mm512_mask_cvtepi32_ph (__m256h src, __mmask16 k, __m512i a);
VCVTDQ2PH __m256h _mm512_maskz_cvtepi32_ph (__mmask16 k, __m512i a);

SIMD coma flotante Excepciones

Overflow, Precision.

Otras excepciones

Instrucciones codificadas por EVEX, ver Tabla 2-48, "Tipo E2 Clase Condiciones de Excepción."

Fuentes