Vesta
中文
源代码

VCVTDQ2PH

将已签名的双字组转换为已包装的 FP16 值

stableVMJITAOTinstruction

编码

操作码指令Op/En64 位兼容/传统说明
EVEX.128.NP.MAP5.W0 5B /rVCVTDQ2PH xmm1{k1}{z}, xmm2/m128/m32bcstA有效有效转换四个已打包的双字整数AND AVX512VL从。xmm2/m128/m32bcst至4个包装FP16或AVX10.1值,并存储结果为xmm1须遵守写掩码 k1.
EVEX.256.NP.MAP5.W0 5B /rVCVTDQ2PH xmm1{k1}{z}, ymm2/m256/m32bcstA有效有效转换八个已打包的双字整数AND AVX512VL从。ymm2/m256/m32bcst 至 8 个包装的ORAVX10.1 FP16值,并存储结果为xmm1须遵守写掩码 k1.
EVEX.512.NP.MAP5.W0 5B /rVCVTDQ2PH ymm1{k1}{z}, zmm2/m512/m32bcst {er}A有效有效将十六个已打包的双字 OR AVX10.1 整数从 zmm2/m512/m32bcst 转换为十六个已打包的 FP16 值,并将结果存储在 ymm1 对象为 写掩码 k1.

操作数编码

每个模式对应上表 Op/En 列的一个取值，说明各操作数按书写顺序分别编码在指令的哪个字段，以及指令对它是读、是写还是两者兼有。

A

  1. modrm.reg escrituraModRM 字节的 reg 字段（第 5-3 位）
  2. modrm.rm lecturaModRM 字节的 r/m 字段（第 2-0 位）；当 mod 字段要求时，还包括 SIB 字节和位移

Tupla: Full

实测开销

正在从 arch-data 加载实测数据...

说明

本指令将源操作数中的4,8,或16个包装的签名双字整数转换为4,8,或16个包装的FP16值转换为目标操作数.

EVEX 编码版本 : 源操作数可以是ZMM/YMM/XMM的注册,512/256/128位的内存位置或512/256/128位的向量从32位的内存位置广播. 目标操作数是一个YMM/XMM的登记册,有条件的更新有写掩码 k1.

EVEX.vvvv是保留的,必须是1111b,否则指令会#UD.

如果转换操作结果溢出,MXCSR.OM=0,则用OE=1,PE=1提出SIMD例外.

行动

VCVTDQ2PH DEST, SRC
VL = 128, 256 or 512
KL := VL / 32

IF *SRC is a register* and (VL = 512) AND (EVEX.b = 1):
    SET_RM(EVEX.RC)

ELSE:
    SET_RM(MXCSR.RC)

FOR j := 0 TO KL-1:
    IF k1[j] OR *no writemask*:
          IF *SRC is memory* and EVEX.b = 1:
                tsrc := SRC.dword[0]
          ELSE
                tsrc := SRC.dword[j]
          DEST.fp16[j] := Convert_integer32_to_fp16(tsrc)
    ELSE IF *zeroing*:
          DEST.fp16[j] := 0
    // else dest.fp16[j] remains unchanged

DEST[MAXVL-1:VL/2] := 0

Intel C/C++ 内在编译器

VCVTDQ2PH __m256h _mm512_cvt_roundepi32_ph (__m512i a, int rounding);
VCVTDQ2PH __m256h _mm512_mask_cvt_roundepi32_ph (__m256h src, __mmask16 k, __m512i a, int rounding);
VCVTDQ2PH __m256h _mm512_maskz_cvt_roundepi32_ph (__mmask16 k, __m512i a, int rounding);
VCVTDQ2PH __m128h _mm_cvtepi32_ph (__m128i a);
VCVTDQ2PH __m128h _mm_mask_cvtepi32_ph (__m128h src, __mmask8 k, __m128i a);
VCVTDQ2PH __m128h _mm_maskz_cvtepi32_ph (__mmask8 k, __m128i a);
VCVTDQ2PH __m128h _mm256_cvtepi32_ph (__m256i a);
VCVTDQ2PH __m128h _mm256_mask_cvtepi32_ph (__m128h src, __mmask8 k, __m256i a);
VCVTDQ2PH __m128h _mm256_maskz_cvtepi32_ph (__mmask8 k, __m256i a);
VCVTDQ2PH __m256h _mm512_cvtepi32_ph (__m512i a);
VCVTDQ2PH __m256h _mm512_mask_cvtepi32_ph (__m256h src, __mmask16 k, __m512i a);
VCVTDQ2PH __m256h _mm512_maskz_cvtepi32_ph (__mmask16 k, __m512i a);

SIMD 浮点 例外

Overflow, Precision.

其他例外

EVEX-encoded 指令,参见表2-48,"Type E2 Class Exception Centers".

来源