Vesta
Español
Código fuente

VCVTPH2QQ

Convertir Valores de FP16 empaquetados en Valores de Integer de Quadword

estableVMJITAOTinstruccion

Codificaciones

OpcodeInstruccionOp/En64 bitsCompat/LegacyDescripcion
EVEX.128.66.MAP5.W0 7B /rVCVTPH2QQ xmm1{k1}{z}, xmm2/m32/m16bcstAValidoValidoConvertir dos valores de FP16 empaquetados en AND AVX512VL) xmm2/m32/m16bcst a dos enteros de cuádpago firmados OR AVX10.1, y almacenar el resultado en xmm1 sujeto a máscara de escritura k1.
EVEX.256.66.MAP5.W0 7B /rVCVTPH2QQ ymm1{k1}{z}, xmm2/m64/m16bcstAValidoValidoConvertir cuatro valores de FP16 empaquetados en AND AVX512VL) xmm2/m64/m16bcst a cuatro enteros de quadword firmados OR AVX10.1, y almacenar el resultado en ymm1 sujeto a máscara de escritura k1.
EVEX.512.66.MAP5.W0 7B /rVCVTPH2QQ zmm1{k1}{z}, xmm2/m128/m16bcst {er}AValidoValidoConvertir ocho valores de FP16 empaquetados en OR AVX10.1 xmm2/m128/m16bcst a ocho enteros de cuádword firmados, y almacenar el resultado en zmm1 sujeto a máscara de escritura k1.

Codificacion de operandos

Cada modo es un valor de la columna Op/En de arriba. Dice en que campo de la instruccion codificada va cada operando, en el orden en que se escriben, y si la instruccion lo lee, lo escribe o ambas cosas.

A

  1. Quarter
  2. modrm.reg escriturabyte ModRM, campo reg (bits 5-3)
  3. modrm.rm lecturabyte ModRM, campo r/m (bits 2-0); con el byte SIB y el desplazamiento cuando el campo mod los pide

Coste medido

Cargando las mediciones de arch-data...

Descripción

Esta instrucción convierte los valores de FP16 empaquetados en el operando de origen para firmar enteros de cuádpago en operando de destino.

Cuando una conversión es inexacta, el valor devuelto se redondea según los bits de control de redondeo en el registro MXCSR o los bits de control de redondeo incrustados. Si un resultado convertido no puede ser representado en el formato de destino, la coma flotante excepción de operación no válida se genera, y si esta excepción está enmascarada, se devuelve el valor entero indefinido 80000 00000H.

Los elementos de destino se actualizan según la máscara de escritura.

Operación

VCVTPH2QQ DEST, SRC
VL = 128, 256 or 512
KL := VL / 64

IF *SRC is a register* and (VL = 512) and (EVEX.b = 1):
    SET_RM(EVEX.RC)

ELSE:
    SET_RM(MXCSR.RC)

FOR j := 0 TO KL-1:
    IF k1[j] OR *no writemask*:
          IF *SRC is memory* and EVEX.b = 1:
                tsrc := SRC.fp16[0]
          ELSE
                tsrc := SRC.fp16[j]
          DEST.qword[j] := Convert_fp16_to_integer64(tsrc)
    ELSE IF *zeroing*:
          DEST.qword[j] := 0
    // else dest.qword[j] remains unchanged

DEST[MAXVL-1:VL] := 0

Intel C/C++ compilador intrínseco

VCVTPH2QQ __m512i _mm512_cvt_roundph_epi64 (__m128h a, int rounding);
VCVTPH2QQ __m512i _mm512_mask_cvt_roundph_epi64 (__m512i src, __mmask8 k, __m128h a, int rounding);
VCVTPH2QQ __m512i _mm512_maskz_cvt_roundph_epi64 (__mmask8 k, __m128h a, int rounding);
VCVTPH2QQ __m128i _mm_cvtph_epi64 (__m128h a);
VCVTPH2QQ __m128i _mm_mask_cvtph_epi64 (__m128i src, __mmask8 k, __m128h a);
VCVTPH2QQ __m128i _mm_maskz_cvtph_epi64 (__mmask8 k, __m128h a);
VCVTPH2QQ __m256i _mm256_cvtph_epi64 (__m128h a);
VCVTPH2QQ __m256i _mm256_mask_cvtph_epi64 (__m256i src, __mmask8 k, __m128h a);
VCVTPH2QQ __m256i _mm256_maskz_cvtph_epi64 (__mmask8 k, __m128h a);
VCVTPH2QQ __m512i _mm512_cvtph_epi64 (__m128h a);
VCVTPH2QQ __m512i _mm512_mask_cvtph_epi64 (__m512i src, __mmask8 k, __m128h a);
VCVTPH2QQ __m512i _mm512_maskz_cvtph_epi64 (__mmask8 k, __m128h a);

SIMD coma flotante Excepciones

Invalid, Precision.

Otras excepciones

Instrucciones codificadas por EVEX, ver Tabla 2-48, "Tipo E2 Clase Condiciones de Excepción."

Fuentes