Vesta
中文
源代码

VCVTPH2QQ

将已包装的 FP16 值转换为已签名的四字整数值

stableVMJITAOTinstruction

编码

操作码指令Op/En64 位兼容/传统说明
EVEX.128.66.MAP5.W0 7B /rVCVTPH2QQ xmm1{k1}{z}, xmm2/m32/m16bcstA有效有效转换两个打包FP16数值AND AVX512VL) xmm2/m32/m16bcst 到两个签名的四字形 ORAVX10.1整数,并存储结果为xmm1须遵守写掩码 k1.
EVEX.256.66.MAP5.W0 7B /rVCVTPH2QQ ymm1{k1}{z}, xmm2/m64/m16bcstA有效有效转换四个已打包FP16数值AND AVX512VL) xmm2/m64/m16bcst 至 四个签名的四字 ORAVX10.1整数,并存储结果为ymm1须遵守写掩码 k1.
EVEX.512.66.MAP5.W0 7B /rVCVTPH2QQ zmm1{k1}{z}, xmm2/m128/m16bcst {er}A有效有效将 OR AVX10.1 xmm2/m128/m16bcst 中的 8 个已包装的 FP16 值转换为 8 个已签名的四字整数,并将结果存储在 zmm1 上以 写掩码 k1为对象.

操作数编码

每个模式对应上表 Op/En 列的一个取值，说明各操作数按书写顺序分别编码在指令的哪个字段，以及指令对它是读、是写还是两者兼有。

A

  1. Quarter
  2. modrm.reg escrituraModRM 字节的 reg 字段（第 5-3 位）
  3. modrm.rm lecturaModRM 字节的 r/m 字段（第 2-0 位）；当 mod 字段要求时，还包括 SIB 字节和位移

实测开销

正在从 arch-data 加载实测数据...

说明

本指令将源操作数中包装的FP16值转换为目标操作数中签名的四字整数.

当转换不准确时,返回的值按照MXCSR寄存器或嵌入式圆形控制位的圆形控制位进行四舍五入. 如果转换后的结果不能以目的格式表示,则提高 浮点 无效例外,如果掩盖这个例外,则返回80000 00000H的不定整数.

目的地元素根据写掩码更新.

行动

VCVTPH2QQ DEST, SRC
VL = 128, 256 or 512
KL := VL / 64

IF *SRC is a register* and (VL = 512) and (EVEX.b = 1):
    SET_RM(EVEX.RC)

ELSE:
    SET_RM(MXCSR.RC)

FOR j := 0 TO KL-1:
    IF k1[j] OR *no writemask*:
          IF *SRC is memory* and EVEX.b = 1:
                tsrc := SRC.fp16[0]
          ELSE
                tsrc := SRC.fp16[j]
          DEST.qword[j] := Convert_fp16_to_integer64(tsrc)
    ELSE IF *zeroing*:
          DEST.qword[j] := 0
    // else dest.qword[j] remains unchanged

DEST[MAXVL-1:VL] := 0

Intel C/C++ 内在编译器

VCVTPH2QQ __m512i _mm512_cvt_roundph_epi64 (__m128h a, int rounding);
VCVTPH2QQ __m512i _mm512_mask_cvt_roundph_epi64 (__m512i src, __mmask8 k, __m128h a, int rounding);
VCVTPH2QQ __m512i _mm512_maskz_cvt_roundph_epi64 (__mmask8 k, __m128h a, int rounding);
VCVTPH2QQ __m128i _mm_cvtph_epi64 (__m128h a);
VCVTPH2QQ __m128i _mm_mask_cvtph_epi64 (__m128i src, __mmask8 k, __m128h a);
VCVTPH2QQ __m128i _mm_maskz_cvtph_epi64 (__mmask8 k, __m128h a);
VCVTPH2QQ __m256i _mm256_cvtph_epi64 (__m128h a);
VCVTPH2QQ __m256i _mm256_mask_cvtph_epi64 (__m256i src, __mmask8 k, __m128h a);
VCVTPH2QQ __m256i _mm256_maskz_cvtph_epi64 (__mmask8 k, __m128h a);
VCVTPH2QQ __m512i _mm512_cvtph_epi64 (__m128h a);
VCVTPH2QQ __m512i _mm512_mask_cvtph_epi64 (__m512i src, __mmask8 k, __m128h a);
VCVTPH2QQ __m512i _mm512_maskz_cvtph_epi64 (__mmask8 k, __m128h a);

SIMD 浮点 例外

Invalid, Precision.

其他例外

EVEX-encoded 指令,参见表2-48,"Type E2 Class Exception Centers".

来源