Vesta
Español
Código fuente

VCVTPS2PHX

Convertir valores en coma flotante de precisión simple empaquetados en Valores de FP16 empaquetados

estableVMJITAOTinstruccion

Codificaciones

OpcodeInstruccionOp/En64 bitsCompat/LegacyDescripcion
EVEX.128.66.MAP5.W0 1D /rVCVTPS2PHX xmm1{k1}{z}, xmm2/m128/m32bcstAValidoValidoConvertir cuatro valores de puntos de precisión individual en AND AVX512VL en xmm2/m128/m32bcst a OR AVX10.1 empaquetado FP16 y almacenar el resultado en xmm1 sujeto a escrituramask k1.
EVEX.256.66.MAP5.W0 1D /rVCVTPS2PHX xmm1{k1}{z}, ymm2/m256/m32bcstAValidoValidoConvertir ocho valores de puntos de precisión individual en AND AVX512VL en ymm2/m256/m32bcst a OR AVX10.1 empaquetado FP16 y almacenar el resultado en xmm1 sujeto a máscara de escritura k1.
EVEX.512.66.MAP5.W0 1D /rVCVTPS2PHX ymm1{k1}{z}, zmm2/m512/m32bcst {er}AValidoValidoConvertir dieciséis paquetes de precisión simple OR AVX10.1 valores en coma flotante en zmm2 /m512/m32bcst para empaquetar los valores FP16, y almacenar el resultado en ymm1 sujeto a máscara de escritura k1.

Codificacion de operandos

Cada modo es un valor de la columna Op/En de arriba. Dice en que campo de la instruccion codificada va cada operando, en el orden en que se escriben, y si la instruccion lo lee, lo escribe o ambas cosas.

A

  1. modrm.reg escriturabyte ModRM, campo reg (bits 5-3)
  2. modrm.rm lecturabyte ModRM, campo r/m (bits 2-0); con el byte SIB y el desplazamiento cuando el campo mod los pide

Tupla: Full

Coste medido

Cargando las mediciones de arch-data...

Descripción

Esta instrucción convierte los valores flotantes de precisión individual en el operando de origen a FP16 y almacena al operando de destino.

La instrucción VCVTPS2PHX admite la transmisión.

Esta instrucción utiliza MXCSR.DAZ para el manejo de entradas FP32. Las salidas de FP16 pueden ser números normales o denormales, y no se desbordan condicionalmente basados en la configuración de MXCSR.

Operación

VCVTPS2PHX DEST, SRC (AVX512_FP16 Load Version With Broadcast Support)
VL = 128, 256, or 512
KL := VL / 32

IF *SRC is a register* and (VL == 512) and (EVEX.b = 1):
    SET_RM(EVEX.RC)

ELSE:
    SET_RM(MXCSR.RC)

FOR j := 0 TO KL-1:
    IF k1[j] OR *no writemask*:
          IF *SRC is memory* and EVEX.b = 1:
                tsrc := SRC.fp32[0]
          ELSE
                tsrc := SRC.fp32[j]
          DEST.fp16[j] := Convert_fp32_to_fp16(tsrc)
    ELSE IF *zeroing*:
          DEST.fp16[j] := 0
    // else dest.fp16[j] remains unchanged

DEST[MAXVL-1:VL/2] := 0

Banderas afectadas

None.

Intel C/C++ compilador intrínseco

VCVTPS2PHX __m256h _mm512_cvtx_roundps_ph (__m512 a, int rounding);
VCVTPS2PHX __m256h _mm512_mask_cvtx_roundps_ph (__m256h src, __mmask16 k, __m512 a, int rounding);
VCVTPS2PHX __m256h _mm512_maskz_cvtx_roundps_ph (__mmask16 k, __m512 a, int rounding);
VCVTPS2PHX __m128h _mm_cvtxps_ph (__m128 a);
VCVTPS2PHX __m128h _mm_mask_cvtxps_ph (__m128h src, __mmask8 k, __m128 a);
VCVTPS2PHX __m128h _mm_maskz_cvtxps_ph (__mmask8 k, __m128 a);
VCVTPS2PHX __m128h _mm256_cvtxps_ph (__m256 a);
VCVTPS2PHX __m128h _mm256_mask_cvtxps_ph (__m128h src, __mmask8 k, __m256 a);
VCVTPS2PHX __m128h _mm256_maskz_cvtxps_ph (__mmask8 k, __m256 a);
VCVTPS2PHX __m256h _mm512_cvtxps_ph (__m512 a);
VCVTPS2PHX __m256h _mm512_mask_cvtxps_ph (__m256h src, __mmask16 k, __m512 a);
VCVTPS2PHX __m256h _mm512_maskz_cvtxps_ph (__mmask16 k, __m512 a);

SIMD coma flotante Excepciones

Invalid, Underflow, Overflow, Precision, Denormal (if MXCSR.DAZ=0).

Otras excepciones

Instrucciones codificadas por EVEX, ver Tabla 2-46, "Tipo E2 Clase Condiciones de Excepción."

Additionally: If VEX.W=1.

#UD               If VEX.vvvv != 1111B or EVEX.vvvv != 1111B.
#UD

Fuentes