Vesta
中文
源代码

VCVTPS2PHX

将 打包单精度浮点值 转换为包装的 FP16 值

stableVMJITAOTinstruction

编码

操作码指令Op/En64 位兼容/传统说明
EVEX.128.66.MAP5.W0 1D /rVCVTPS2PHX xmm1{k1}{z}, xmm2/m128/m32bcstA有效有效转换4个装填的单精度浮动-AND AVX512VL点值xmm2/m128/m32bcst 到 OR 时AVX10.1装入FP16值,并存储结果为xmm1须遵守写掩码 k1.
EVEX.256.66.MAP5.W0 1D /rVCVTPS2PHX xmm1{k1}{z}, ymm2/m256/m32bcstA有效有效将ymm2/m256/m32bcst中8个打包的单精度浮动-AND AVX512VL)点值转换为OR AVX10.1打包的FP16值,并将结果存储在xmm1中,以写入mask k1.
EVEX.512.66.MAP5.W0 1D /rVCVTPS2PHX ymm1{k1}{z}, zmm2/m512/m32bcst {er}A有效有效在 zmm2 / m512/m32bcst 中转换十六个已打包的单精度 OR AVX10.1 浮点值为已打包的 FP16 值,并将结果存储在 ymm1 上,以写作 k1 。

操作数编码

每个模式对应上表 Op/En 列的一个取值，说明各操作数按书写顺序分别编码在指令的哪个字段，以及指令对它是读、是写还是两者兼有。

A

  1. modrm.reg escrituraModRM 字节的 reg 字段（第 5-3 位）
  2. modrm.rm lecturaModRM 字节的 r/m 字段（第 2-0 位）；当 mod 字段要求时，还包括 SIB 字节和位移

Tupla: Full

实测开销

正在从 arch-data 加载实测数据...

说明

本指令将 源操作数 中包装的单精度浮值转换为 FP16 值,存储为 目标操作数 值.

VCVTPS2PHX指令支持广播.

本指令使用MXCSR.DAZ处理FP32输入. FP16输出可以是正常的或不正常的数字,而不是根据MXCSR设置有条件的冲洗.

行动

VCVTPS2PHX DEST, SRC (AVX512_FP16 Load Version With Broadcast Support)
VL = 128, 256, or 512
KL := VL / 32

IF *SRC is a register* and (VL == 512) and (EVEX.b = 1):
    SET_RM(EVEX.RC)

ELSE:
    SET_RM(MXCSR.RC)

FOR j := 0 TO KL-1:
    IF k1[j] OR *no writemask*:
          IF *SRC is memory* and EVEX.b = 1:
                tsrc := SRC.fp32[0]
          ELSE
                tsrc := SRC.fp32[j]
          DEST.fp16[j] := Convert_fp32_to_fp16(tsrc)
    ELSE IF *zeroing*:
          DEST.fp16[j] := 0
    // else dest.fp16[j] remains unchanged

DEST[MAXVL-1:VL/2] := 0

受影响的旗帜

None.

Intel C/C++ 内在编译器

VCVTPS2PHX __m256h _mm512_cvtx_roundps_ph (__m512 a, int rounding);
VCVTPS2PHX __m256h _mm512_mask_cvtx_roundps_ph (__m256h src, __mmask16 k, __m512 a, int rounding);
VCVTPS2PHX __m256h _mm512_maskz_cvtx_roundps_ph (__mmask16 k, __m512 a, int rounding);
VCVTPS2PHX __m128h _mm_cvtxps_ph (__m128 a);
VCVTPS2PHX __m128h _mm_mask_cvtxps_ph (__m128h src, __mmask8 k, __m128 a);
VCVTPS2PHX __m128h _mm_maskz_cvtxps_ph (__mmask8 k, __m128 a);
VCVTPS2PHX __m128h _mm256_cvtxps_ph (__m256 a);
VCVTPS2PHX __m128h _mm256_mask_cvtxps_ph (__m128h src, __mmask8 k, __m256 a);
VCVTPS2PHX __m128h _mm256_maskz_cvtxps_ph (__mmask8 k, __m256 a);
VCVTPS2PHX __m256h _mm512_cvtxps_ph (__m512 a);
VCVTPS2PHX __m256h _mm512_mask_cvtxps_ph (__m256h src, __mmask16 k, __m512 a);
VCVTPS2PHX __m256h _mm512_maskz_cvtxps_ph (__mmask16 k, __m512 a);

SIMD 浮点 例外

Invalid, Underflow, Overflow, Precision, Denormal (if MXCSR.DAZ=0).

其他例外

EVEX-encoded 指令,参见表2-46,"Type E2类例外条件".

Additionally: If VEX.W=1.

#UD               If VEX.vvvv != 1111B or EVEX.vvvv != 1111B.
#UD

来源