Vesta
Español
Código fuente

VPDPWSSDS

Multiply y Add Signed Word Integers with Saturation

estableVMJITAOTinstruccion

Codificaciones

OpcodeInstruccionOp/En64 bitsCompat/LegacyDescripcion
VEX.128.66.0F38.W0 53 /rVPDPWSSDS xmm1, xmm2, xmm3/m128AValidoValidoMultiply grupos de 2 pares de palabras firmadas enxmm3/m128con las correspondientes palabras firmadasxmm2, resumiendo esos productos y añadiéndolos a doble palabra resultado enxmm1, con saturación firmada.
VEX.256.66.0F38.W0 53 /rVPDPWSSDS ymm1, ymm2, ymm3/m256AValidoValidoMultiply grupos de 2 pares de palabras firmadas enymm3/m256con las correspondientes palabras firmadasymm2, resumiendo esos productos y añadiéndolos a doble palabra resultado enymm1, con saturación firmada.
EVEX.128.66.0F38.W0 53 /rVPDPWSSDS xmm1{k1}{z}, xmm2, xmm3/m128/m32bcstBValidoValidoMultiply grupos de 2 pares de palabras firmadas enAND AVX512VL) xmm3/m128/m32bcst con OR correspondienteAVX10.1palabras firmadas dexmm2, resumiendo esos productos y añadiéndolos a doble palabra resultado enxmm1, con saturación firmada, bajomáscara de escritura k1.
EVEX.256.66.0F38.W0 53 /rVPDPWSSDS ymm1{k1}{z}, ymm2, ymm3/m256/m32bcstBValidoValidoMultiply grupos de 2 pares de palabras firmadas enAND AVX512VL) ymm3/m256/m32bcst con OR correspondienteAVX10.1palabras firmadas deymm2, resumiendo esos productos y añadiéndolos a doble palabra resultado enymm1, con saturación firmada, bajomáscara de escritura k1.
EVEX.512.66.0F38.W0 53 /rVPDPWSSDS zmm1{k1}{z}, zmm2, zmm3/m512/m32bcstBValidoValidoMultiply grupos de 2 pares de palabras firmadas en ORAVX10.1 zmm3/m512/m32bcst con las correspondientes palabras firmadaszmm2, resumiendo esos productos y añadiéndolos a doble palabra resultado enzmm1, con saturación firmada, bajomáscara de escritura k1.

Codificacion de operandos

Cada modo es un valor de la columna Op/En de arriba. Dice en que campo de la instruccion codificada va cada operando, en el orden en que se escriben, y si la instruccion lo lee, lo escribe o ambas cosas.

A

  1. modrm.reg lectura y escriturabyte ModRM, campo reg (bits 5-3)
  2. vex.vvvv lecturaprefijo VEX, campo vvvv (invertido)
  3. modrm.rm lecturabyte ModRM, campo r/m (bits 2-0); con el byte SIB y el desplazamiento cuando el campo mod los pide

B

  1. modrm.reg lectura y escriturabyte ModRM, campo reg (bits 5-3)
  2. evex.vvvv lecturaprefijo EVEX, campo vvvv (invertido)
  3. modrm.rm lecturabyte ModRM, campo r/m (bits 2-0); con el byte SIB y el desplazamiento cuando el campo mod los pide

Tupla: Full

Coste medido

Cargando las mediciones de arch-data...

Descripción

Multiplica las palabras firmadas individuales del primer operando de origen por las correspondientes palabras firmadas del segundo operando de origen, produciendo resultados intermedios firmados y de doble palabra. Los resultados de la palabra doble adyacente se resumen y se acumulan en el operando de destino. Si la suma intermedia desborda un número firmado de 32b, el resultado está saturado a 0x7FFF FFFF para números positivos de 0x8000 0000 para números negativos.

Esta instrucción admite la supresión de la falla de memoria.

Operación

VPDPWSSDS dest, src1, src2 (VEX encoded versions)
VL=(128, 256)
KL=VL/32
ORIGDEST := DEST
FOR i := 0 TO KL-1:

    p1dword := SIGN_EXTEND(SRC1.word[2*i+0]) * SIGN_EXTEND(SRC2.word[2*i+0])
    p2dword := SIGN_EXTEND(SRC1.word[2*i+1]) * SIGN_EXTEND(SRC2.word[2*i+1])
    DEST.dword[i] := SIGNED_DWORD_SATURATE(ORIGDEST.dword[i] + p1dword + p2dword)
DEST[MAX_VL-1:VL] := 0

VPDPWSSDS dest, src1, src2 (EVEX encoded versions)
(KL,VL)=(4,128), (8,256), (16,512)
ORIGDEST := DEST
FOR i := 0 TO KL-1:

    IF k1[i] or *no writemask*:
          IF SRC2 is memory and EVEX.b == 1:
                t := SRC2.dword[0]
          ELSE:
                t := SRC2.dword[i]
          p1dword := SIGN_EXTEND(SRC1.word[2*i]) * SIGN_EXTEND(t.word[0])
          p2dword := SIGN_EXTEND(SRC1.word[2*i+1]) * SIGN_EXTEND(t.word[1])
          DEST.dword[i] := SIGNED_DWORD_SATURATE(ORIGDEST.dword[i] + p1dword + p2dword)

    ELSE IF *zeroing*:
          DEST.dword[i] := 0

    ELSE: // Merge masking, dest element unchanged
          DEST.dword[i] := ORIGDEST.dword[i]

DEST[MAX_VL-1:VL] := 0

Intel C/C++ compilador intrínseco

VPDPWSSDS __m128i _mm_dpwssds_avx_epi32(__m128i, __m128i, __m128i);
VPDPWSSDS __m128i _mm_dpwssds_epi32(__m128i, __m128i, __m128i);
VPDPWSSDS __m128i _mm_mask_dpwssd_epi32(__m128i, __mmask8, __m128i, __m128i);
VPDPWSSDS __m128i _mm_maskz_dpwssd_epi32(__mmask8, __m128i, __m128i, __m128i);
VPDPWSSDS __m256i _mm256_dpwssds_avx_epi32(__m256i, __m256i, __m256i);
VPDPWSSDS __m256i _mm256_dpwssd_epi32(__m256i, __m256i, __m256i);
VPDPWSSDS __m256i _mm256_mask_dpwssd_epi32(__m256i, __mmask8, __m256i, __m256i);
VPDPWSSDS __m256i _mm256_maskz_dpwssd_epi32(__mmask8, __m256i, __m256i, __m256i);
VPDPWSSDS __m512i _mm512_dpwssd_epi32(__m512i, __m512i, __m512i);
VPDPWSSDS __m512i _mm512_mask_dpwssd_epi32(__m512i, __mmask16, __m512i, __m512i);
VPDPWSSDS __m512i _mm512_maskz_dpwssd_epi32(__mmask16, __m512i, __m512i, __m512i);

SIMD coma flotante Excepciones

None.

Otras excepciones

Instrucciones no codificadas por EVEX, ver Tabla 2-21, "Tipo 4 Condiciones de Excepción de Clase".

Instrucciones codificadas por EVEX, ver Tabla 2-51, "Tipo E4 Clase Condiciones de Excepción."

Fuentes