Vesta
中文
源代码

VPDPWSSDS

用饱和度乘法并添加已签名的单词整数

stableVMJITAOTinstruction

编码

操作码指令Op/En64 位兼容/传统说明
VEX.128.66.0F38.W0 53 /rVPDPWSSDS xmm1, xmm2, xmm3/m128A有效有效将xmm3/m128的2对签名单词与对应的xmm2的签名单词相乘,将这些产品进行组合,并加入到双词中生成xmm1,并带有签名的饱和度.
VEX.256.66.0F38.W0 53 /rVPDPWSSDS ymm1, ymm2, ymm3/m256A有效有效将ymm3/m256的2对签名单词与对应的ymm2的签名单词相乘,将这些产品进行组合,并加入到双词中生成ymm1,并带有签名的饱和度.
EVEX.128.66.0F38.W0 53 /rVPDPWSSDS xmm1{k1}{z}, xmm2, xmm3/m128/m32bcstB有效有效将AND AVX512VL的2对签名单词组合成xmm3/m128/m32bcst,并配以对应的OR AVX10.1的签名单词xmm2,对这些产品进行组合,并加入到双词中,得到xmm1的签名饱和度,在写掩码 k1下.
EVEX.256.66.0F38.W0 53 /rVPDPWSSDS ymm1{k1}{z}, ymm2, ymm3/m256/m32bcstB有效有效将AND AVX512VL的2对签名单词组合成ymm3/m256/m32bcst,并配以对应的OR AVX10.1的签名单词ymm2,对这些产品进行组合,并加入到双词中,得到ymm1的签名饱和度,在写掩码 k1下.
EVEX.512.66.0F38.W0 53 /rVPDPWSSDS zmm1{k1}{z}, zmm2, zmm3/m512/m32bcstB有效有效将OR AVX10.1 zmm3/m512/m32bcst中2对签名单词的组合与对应的zmm2的签名单词相乘,将这些产品进行聚合,加入到双词中生成zmm1,并带有签名饱和度,在写掩码 k1下.

操作数编码

每个模式对应上表 Op/En 列的一个取值，说明各操作数按书写顺序分别编码在指令的哪个字段，以及指令对它是读、是写还是两者兼有。

A

  1. modrm.reg lectura y escrituraModRM 字节的 reg 字段（第 5-3 位）
  2. vex.vvvv lecturaVEX 前缀的 vvvv 字段（按位取反）
  3. modrm.rm lecturaModRM 字节的 r/m 字段（第 2-0 位）；当 mod 字段要求时，还包括 SIB 字节和位移

B

  1. modrm.reg lectura y escrituraModRM 字节的 reg 字段（第 5-3 位）
  2. evex.vvvv lecturaEVEX 前缀的 vvvv 字段（按位取反）
  3. modrm.rm lecturaModRM 字节的 r/m 字段（第 2-0 位）；当 mod 字段要求时，还包括 SIB 字节和位移

Tupla: Full

实测开销

正在从 arch-data 加载实测数据...

说明

将第一源操作数的单个签名单词乘以第二源操作数的相应签名单词,产生中间签名,双词结果. 相邻的双词结果再进行归纳并累积在目标操作数中. 如果中间和数溢出一个32b的签名数,则负数的正数为0x7FFF FFFF,结果为0x8000 00。

本指令支持内存断层抑制.

行动

VPDPWSSDS dest, src1, src2 (VEX encoded versions)
VL=(128, 256)
KL=VL/32
ORIGDEST := DEST
FOR i := 0 TO KL-1:

    p1dword := SIGN_EXTEND(SRC1.word[2*i+0]) * SIGN_EXTEND(SRC2.word[2*i+0])
    p2dword := SIGN_EXTEND(SRC1.word[2*i+1]) * SIGN_EXTEND(SRC2.word[2*i+1])
    DEST.dword[i] := SIGNED_DWORD_SATURATE(ORIGDEST.dword[i] + p1dword + p2dword)
DEST[MAX_VL-1:VL] := 0

VPDPWSSDS dest, src1, src2 (EVEX encoded versions)
(KL,VL)=(4,128), (8,256), (16,512)
ORIGDEST := DEST
FOR i := 0 TO KL-1:

    IF k1[i] or *no writemask*:
          IF SRC2 is memory and EVEX.b == 1:
                t := SRC2.dword[0]
          ELSE:
                t := SRC2.dword[i]
          p1dword := SIGN_EXTEND(SRC1.word[2*i]) * SIGN_EXTEND(t.word[0])
          p2dword := SIGN_EXTEND(SRC1.word[2*i+1]) * SIGN_EXTEND(t.word[1])
          DEST.dword[i] := SIGNED_DWORD_SATURATE(ORIGDEST.dword[i] + p1dword + p2dword)

    ELSE IF *zeroing*:
          DEST.dword[i] := 0

    ELSE: // Merge masking, dest element unchanged
          DEST.dword[i] := ORIGDEST.dword[i]

DEST[MAX_VL-1:VL] := 0

Intel C/C++ 内在编译器

VPDPWSSDS __m128i _mm_dpwssds_avx_epi32(__m128i, __m128i, __m128i);
VPDPWSSDS __m128i _mm_dpwssds_epi32(__m128i, __m128i, __m128i);
VPDPWSSDS __m128i _mm_mask_dpwssd_epi32(__m128i, __mmask8, __m128i, __m128i);
VPDPWSSDS __m128i _mm_maskz_dpwssd_epi32(__mmask8, __m128i, __m128i, __m128i);
VPDPWSSDS __m256i _mm256_dpwssds_avx_epi32(__m256i, __m256i, __m256i);
VPDPWSSDS __m256i _mm256_dpwssd_epi32(__m256i, __m256i, __m256i);
VPDPWSSDS __m256i _mm256_mask_dpwssd_epi32(__m256i, __mmask8, __m256i, __m256i);
VPDPWSSDS __m256i _mm256_maskz_dpwssd_epi32(__mmask8, __m256i, __m256i, __m256i);
VPDPWSSDS __m512i _mm512_dpwssd_epi32(__m512i, __m512i, __m512i);
VPDPWSSDS __m512i _mm512_mask_dpwssd_epi32(__m512i, __mmask16, __m512i, __m512i);
VPDPWSSDS __m512i _mm512_maskz_dpwssd_epi32(__mmask16, __m512i, __m512i, __m512i);

SIMD 浮点 例外

None.

其他例外

Non-EVEX-encoded discription,参见表2-21"第4类例外条件".

EVEX-encoded 指令,参见表2-51,"Type E4类例外条件".

来源