Vesta
Español
Código fuente

VRCPPH

Compute Reciprocals of Packed FP16 Values

estableVMJITAOTinstruccion

Codificaciones

OpcodeInstruccionOp/En64 bitsCompat/LegacyDescripcion
EVEX.128.66.MAP6.W0 4C /rVRCPPH xmm1{k1}{z}, xmm2/m128/m16bcstAValidoValidoComputar los reciprocales aproximados de AND AVX512VL empaquetados) FP16 valores en xmm2/m128/m16bcst y almacenar OR AVX10.1 el resultado en xmm1 sujeto a máscara de escritura k1.
EVEX.256.66.MAP6.W0 4C /rVRCPPH ymm1{k1}{z}, ymm2/m256/m16bcstAValidoValidoComputar los reciprocales aproximados de AND AVX512VL empaquetados) FP16 valores en ymm2/m256/m16bcst y almacenar OR AVX10.1 el resultado en ymm1 sujeto a máscara de escritura k1.
EVEX.512.66.MAP6.W0 4C /rVRCPPH zmm1{k1}{z}, zmm2/m512/m16bcstAValidoValidoComputar los reciprocales aproximados de los valores empaquetados OR AVX10.1 FP16 en zmm2/m512/m16bcst y almacenar el resultado en zmm1 sujeto a máscara de escritura k1.

Codificacion de operandos

Cada modo es un valor de la columna Op/En de arriba. Dice en que campo de la instruccion codificada va cada operando, en el orden en que se escriben, y si la instruccion lo lee, lo escribe o ambas cosas.

A

  1. modrm.reg escriturabyte ModRM, campo reg (bits 5-3)
  2. modrm.rm lecturabyte ModRM, campo r/m (bits 2-0); con el byte SIB y el desplazamiento cuando el campo mod los pide

Tupla: Full

Coste medido

Cargando las mediciones de arch-data...

Descripción

Esta instrucción realiza una computación SIMD de los reciprocales aproximados de 8/16/32 valores de FP16 empaquetados en el operando de origen (el segundo operando) y almacena los resultados de FP16 empaquetados en el operando de destino. El error relativo máximo para esta aproximación es inferior a 2-11 + 2-14.

Para casos especiales, véase el cuadro 5-26.

Casos especiales de VRCPPH/VRCPSH

0X2-16INFMuy pequeño denormal
-2-16X -0-INFMuy pequeño denormal
X >++0
X <--0
X =2-n2n
X =-2-n-2n

Operación

VRCPPH dest{k1}, src
VL = 128, 256 or 512
KL := VL/16

FOR i := 0 to KL-1:
    IF k1[i] or *no writemask*:
          IF SRC is memory and (EVEX.b = 1):
                tsrc := src.fp16[0]
          ELSE:
                tsrc := src.fp16[i]
          DEST.fp16[i] := APPROXIMATE(1.0 / tsrc)
    ELSE IF *zeroing*:
          DEST.fp16[i] := 0
    //else DEST.fp16[i] remains unchanged

DEST[MAXVL-1:VL] := 0

Intel C/C++ compilador intrínseco

VRCPPH __m128h _mm_mask_rcp_ph (__m128h src, __mmask8 k, __m128h a);
VRCPPH __m128h _mm_maskz_rcp_ph (__mmask8 k, __m128h a);
VRCPPH __m128h _mm_rcp_ph (__m128h a);
VRCPPH __m256h _mm256_mask_rcp_ph (__m256h src, __mmask16 k, __m256h a);
VRCPPH __m256h _mm256_maskz_rcp_ph (__mmask16 k, __m256h a);
VRCPPH __m256h _mm256_rcp_ph (__m256h a);
VRCPPH __m512h _mm512_mask_rcp_ph (__m512h src, __mmask32 k, __m512h a);
VRCPPH __m512h _mm512_maskz_rcp_ph (__mmask32 k, __m512h a);
VRCPPH __m512h _mm512_rcp_ph (__m512h a);

SIMD coma flotante Excepciones

None.

Otras excepciones

Instrucciones codificadas por EVEX, ver Tabla 2-51, "Tipo E4 Clase Condiciones de Excepción."

Fuentes