Vesta
中文
源代码

VRCPPH

计算包装的 FP16 值的对称

stableVMJITAOTinstruction

编码

操作码指令Op/En64 位兼容/传统说明
EVEX.128.66.MAP6.W0 4C /rVRCPPH xmm1{k1}{z}, xmm2/m128/m16bcstA有效有效计算包装的大致对等值AND AVX512VL) FP16数值xmm2/m128/m16bcst和存储 ORAVX10.1结果xmm1须遵守写掩码 k1.
EVEX.256.66.MAP6.W0 4C /rVRCPPH ymm1{k1}{z}, ymm2/m256/m16bcstA有效有效计算包装的大致对等值AND AVX512VL) FP16数值ymm2/m256/m16bcst和存储 ORAVX10.1结果ymm1须遵守写掩码 k1.
EVEX.512.66.MAP6.W0 4C /rVRCPPH zmm1{k1}{z}, zmm2/m512/m16bcstA有效有效用 zmm2/m512/m16bcst 计算包装的 OR AVX10.1 FP16 值的近似对等值,并将结果存储在 zmm1 中,服从 写掩码 k1.

操作数编码

每个模式对应上表 Op/En 列的一个取值，说明各操作数按书写顺序分别编码在指令的哪个字段，以及指令对它是读、是写还是两者兼有。

A

  1. modrm.reg escrituraModRM 字节的 reg 字段（第 5-3 位）
  2. modrm.rm lecturaModRM 字节的 r/m 字段（第 2-0 位）；当 mod 字段要求时，还包括 SIB 字节和位移

Tupla: Full

实测开销

正在从 arch-data 加载实测数据...

说明

本指令对源操作数(第二个操作数)中8/16/32包装的FP16值进行SIMD计算,并将包装的FP16结果存储在目标操作数中. 此近似的最大相对误差小于2-11+2-14.

特殊情况见表5-26。

VRCPPH/VRCPSH 特殊情况

0X2-16INF非常小的异常
-2-16X -0-INF非常小的异常
X >++0
X <--0
X =2-n2n
X =-2-n-2n

行动

VRCPPH dest{k1}, src
VL = 128, 256 or 512
KL := VL/16

FOR i := 0 to KL-1:
    IF k1[i] or *no writemask*:
          IF SRC is memory and (EVEX.b = 1):
                tsrc := src.fp16[0]
          ELSE:
                tsrc := src.fp16[i]
          DEST.fp16[i] := APPROXIMATE(1.0 / tsrc)
    ELSE IF *zeroing*:
          DEST.fp16[i] := 0
    //else DEST.fp16[i] remains unchanged

DEST[MAXVL-1:VL] := 0

Intel C/C++ 内在编译器

VRCPPH __m128h _mm_mask_rcp_ph (__m128h src, __mmask8 k, __m128h a);
VRCPPH __m128h _mm_maskz_rcp_ph (__mmask8 k, __m128h a);
VRCPPH __m128h _mm_rcp_ph (__m128h a);
VRCPPH __m256h _mm256_mask_rcp_ph (__m256h src, __mmask16 k, __m256h a);
VRCPPH __m256h _mm256_maskz_rcp_ph (__mmask16 k, __m256h a);
VRCPPH __m256h _mm256_rcp_ph (__m256h a);
VRCPPH __m512h _mm512_mask_rcp_ph (__m512h src, __mmask32 k, __m512h a);
VRCPPH __m512h _mm512_maskz_rcp_ph (__mmask32 k, __m512h a);
VRCPPH __m512h _mm512_rcp_ph (__m512h a);

SIMD 浮点 例外

None.

其他例外

EVEX-encoded 指令,参见表2-51,"Type E4类例外条件".

来源