Vesta
Español
Código fuente

XCHG

Registro de intercambio / memoria con registro

estableVMJITAOTinstruccion

Codificaciones

OpcodeInstruccionOp/En64 bitsCompat/LegacyDescripcion
90+rwXCHG AX, r16OValidoValidoIntercambio r16 con AX.
90+rwXCHG r16, AXOValidoValidoIntercambio AX con r16.
90+rdXCHG EAX, r32OValidoValidoIntercambio r32 con EAX.
REX.W + 90+rdXCHG RAX, r64OValidoNo codificableIntercambio r64 con RAX.
90+rdXCHG r32, EAXOValidoValidoIntercambio EAX con r32.
REX.W + 90+rdXCHG r64, RAXOValidoNo codificableIntercambio RAX con r64.
86 /rXCHG r/m8, r8MRValidoValidoIntercambio r8 (registro de byte) con byte de r/m8.
86 /rXCHG r8, r/m8RMValidoValidoIntercambio de byte de r/m8 con r8 (registro de byte).
87 /rXCHG r/m16, r16MRValidoValidoIntercambio r16 con palabra de r/m16.
87 /rXCHG r16, r/m16RMValidoValidoPalabras de cambio de r/m16 con r16.
87 /rXCHG r/m32, r32MRValidoValidoIntercambio r32 con doble palabra de r/m32.
REX.W + 87 /rXCHG r/m64, r64MRValidoNo codificableIntercambio r64 con cuádpago de r/m64.
87 /rXCHG r32, r/m32RMValidoValidoIntercambiar la palabra doble de r/m32 con r32.
REX.W + 87 /rXCHG r64, r/m64RMValidoNo codificableIntercambiar cuádpo de r/m64 con r64.

Codificacion de operandos

Cada modo es un valor de la columna Op/En de arriba. Dice en que campo de la instruccion codificada va cada operando, en el orden en que se escriben, y si la instruccion lo lee, lo escribe o ambas cosas.

O

  1. AX/EAX/RAX lectura y escritura
  2. opcode.reg lectura y escrituralos tres bits bajos del propio byte de opcode

O

  1. opcode.reg lectura y escrituralos tres bits bajos del propio byte de opcode
  2. AX/EAX/RAX lectura y escritura

MR

  1. modrm.rm lectura y escriturabyte ModRM, campo r/m (bits 2-0); con el byte SIB y el desplazamiento cuando el campo mod los pide
  2. modrm.reg lecturabyte ModRM, campo reg (bits 5-3)

RM

  1. modrm.reg escriturabyte ModRM, campo reg (bits 5-3)
  2. modrm.rm lecturabyte ModRM, campo r/m (bits 2-0); con el byte SIB y el desplazamiento cuando el campo mod los pide

Coste medido

Cargando las mediciones de arch-data...

Descripción

Intercambia el contenido del destino (primero) y fuente (segundo) operandos. Los operandos puede ser dos registros generales o un registro y una ubicación de memoria. Si se hace referencia a un operando de memoria, el protocolo de bloqueo del procesador se implementa automáticamente durante la operación de intercambio, independientemente de la presencia o ausencia del prefijo LOCK o del valor del IOPL. (Véase la descripción prefijo LOCK en este capítulo para más información sobre el protocolo de bloqueo.)

Esta instrucción es útil para implementar semáforos o estructuras de datos similares para la sincronización de procesos. (Ver "Bus Locking" en el capítulo 9 del Intel(R) 64 e IA-32 Architectures Software Developer's Manual, Volumen 3A, para obtener más información sobre el bloqueo de bus.)

La instrucción XCHG también se puede utilizar en lugar de la instrucción BSWAP de 16 bits operandos.

En modo de 64 bits, el tamaño de operación predeterminado de la instrucción es de 32 bits. El uso de un prefijo REX en forma de REX.R permite el acceso a registros adicionales (R8-R15). Utilizar un prefijo REX en forma de REX.W promueve la operación a 64 bits. Vea la tabla resumen al comienzo de esta sección para la codificación de datos y límites.

NOTE

XCHG (E)AX, (E)AX (encoded instruction byte is 90H) es un alias para NOP independientemente de los prefijos del tamaño de los datos, incluyendo REX.W.

Operación

TEMP := DEST;
DEST := SRC;
SRC := TEMP;

Banderas afectadas

None.

Excepciones

Modo protegido
#GP(0)Si operando está en un segmento no escrito. Si la dirección efectiva un operando de memoria está fuera del límite de segmento CS, DS, ES, FS o GS. Si el registro DS, ES, FS o GS contiene un NULL selector de segmento.
#SS(0)Si un operando de memoria dirección efectiva está fuera del límite del segmento SS. #PF(fault-code) Si un fallo de pagina ocurre.
#AC(0)Si la comprobación de alineación está habilitada y se hace una referencia de memoria no alineada mientras que el nivel de privilegio actual es 3.
#UDSi el prefijo LOCK se utiliza pero el destino no es un operando de memoria.
Modo real
#GPSi un operando de memoria dirección efectiva está fuera del límite de segmento CS, DS, ES, FS o GS.
#SSSi un operando de memoria dirección efectiva está fuera del límite del segmento SS.
#UDSi el prefijo LOCK se utiliza pero el destino no es un operando de memoria.
Modo virtual-8086
#GP(0)Si un operando de memoria dirección efectiva está fuera del límite de segmento CS, DS, ES, FS o GS.
#SS(0)Si un operando de memoria dirección efectiva está fuera del límite del segmento SS. #PF(fault-code) Si un fallo de pagina ocurre.
#AC(0)Si la comprobación de alineación está habilitada y se hace una referencia de memoria no alineada.
#UDSi el prefijo LOCK se utiliza pero el destino no es un operando de memoria.
Modo de compatibilidad
Las mismas excepciones que en modo protegido.
Modo de 64 bits
#SS(0)Si una dirección de memoria que hace referencia al segmento SS está en forma no canónica.
#GP(0)Si la dirección de memoria está en forma no canónica. #PF(fault-code) Si un fallo de pagina ocurre.
#AC(0)Si la comprobación de alineación está habilitada y se hace una referencia de memoria no alineada mientras que el nivel de privilegio actual es 3.
#UDSi el prefijo LOCK se utiliza pero el destino no es un operando de memoria.

Fuentes