Vesta
中文
源代码

AESENC

执行 AES 加密流程的一回合

stableVMJITAOTinstruction

编码

操作码指令Op/En64 位兼容/传统说明
66 0F 38 DC /rAESENC xmm1, xmm2/m128A有效有效执行一回合AES加密流,使用来自xmm1的128位数据(状态)与来自xmm2/m128的128位圆密钥.
VEX.128.66.0F38.WIG DC /rVAESENC xmm1, xmm2, xmm3/m128B有效有效执行一个AES加密流的一回合,使用来自xmm2的一个AVX128位数据(状态)与来自xmm3/m128的一个128位圆密钥;将结果存储在xmm1中.
VEX.256.66.0F38.WIG DC /rVAESENC ymm1, ymm2, ymm3/m256B有效有效执行一个AES加密流的一回合,使用来自ymm2的两个128位数据(状态),并使用来自ymm3/m256的两个128位圆的密钥;将结果存储在ymm1中.
EVEX.128.66.0F38.WIG DC /rVAESENC xmm1, xmm2, xmm3/m128C有效有效执行 AES 加密流的一回合,使用 AVX512VL OR AVX10.1 128位数据(状态),使用 xmm2 128位数据,其中 密钥 的一回合为 xmm3/m128 ;将结果存储在 xmm1 中.
EVEX.256.66.0F38.WIG DC /rVAESENC ymm1, ymm2, ymm3/m256C有效有效执行AES加密流的一回合,使用AVX512VL OR AVX10.1的128位数据(状态),使用ymm2的2个128位数据,使用ymm3/m256的密钥;将结果存储在ymm1.
EVEX.512.66.0F38.WIG DC /rVAESENC zmm1, zmm2, zmm3/m512C有效有效执行一个AES加密流的一回合,使用(AVX512F OR AVX10.1)来自zmm2的4个128位数据(状态),使用来自zmm3/m512的4个128位数据密钥;将结果存储在zmm1.

操作数编码

每个模式对应上表 Op/En 列的一个取值，说明各操作数按书写顺序分别编码在指令的哪个字段，以及指令对它是读、是写还是两者兼有。

A

  1. modrm.reg lectura y escrituraModRM 字节的 reg 字段（第 5-3 位）
  2. modrm.rm lecturaModRM 字节的 r/m 字段（第 2-0 位）；当 mod 字段要求时，还包括 SIB 字节和位移

B

  1. modrm.reg escrituraModRM 字节的 reg 字段（第 5-3 位）
  2. vex.vvvv lecturaVEX 前缀的 vvvv 字段（按位取反）
  3. modrm.rm lecturaModRM 字节的 r/m 字段（第 2-0 位）；当 mod 字段要求时，还包括 SIB 字节和位移

C

  1. modrm.reg escrituraModRM 字节的 reg 字段（第 5-3 位）
  2. evex.vvvv lecturaEVEX 前缀的 vvvv 字段（按位取反）
  3. modrm.rm lecturaModRM 字节的 r/m 字段（第 2-0 位）；当 mod 字段要求时，还包括 SIB 字节和位移

Tupla: Full Mem

实测开销

正在从 arch-data 加载实测数据...

说明

本指令执行 AES 加密流的单回合,使用来自第一个源操作的1/2/4(视矢量长度而定)128位数据(状态),使用来自第二个源操作的1/2/4(视矢量长度而定)圆键,并将结果存储在目的地操作中.

除最后的加密回合外, 使用 AESENC 指令 。 对于最后一个加密回合,使用AESENC-CLAST指令.

VEX和EVEX编码的指令版本允许3-操作数(无损)操作. 指令的遗留编码版本要求第一源操作数和目标操作数是相同的,必须是一个XMM的登记册.

本指令的EVEX编码形式不支持内存断层压制.

行动

AESENC
STATE := SRC1;
RoundKey := SRC2;
STATE := ShiftRows( STATE );
STATE := SubBytes( STATE );
STATE := MixColumns( STATE );
DEST[127:0] := STATE XOR RoundKey;
DEST[MAXVL-1:128] (Unmodified)

VAESENC (128b and 256b VEX Encoded Versions)
(KL,VL) = (1,128), (2,256)
FOR I := 0 to KL-1:

    STATE := SRC1.xmm[i]
    RoundKey := SRC2.xmm[i]
    STATE := ShiftRows( STATE )
    STATE := SubBytes( STATE )
    STATE := MixColumns( STATE )
    DEST.xmm[i] := STATE XOR RoundKey
DEST[MAXVL-1:VL] := 0

VAESENC (EVEX Encoded Version)
(KL,VL) = (1,128), (2,256), (4,512)
FOR i := 0 to KL-1:

    STATE := SRC1.xmm[i] // xmm[i] is the i'th xmm word in the SIMD register
    RoundKey := SRC2.xmm[i]
    STATE := ShiftRows( STATE )
    STATE := SubBytes( STATE )
    STATE := MixColumns( STATE )
    DEST.xmm[i] := STATE XOR RoundKey
DEST[MAXVL-1:VL] := 0

Intel C/C++ 内在编译器

(V)AESENC __m128i _mm_aesenc (__m128i, __m128i) VAESENC __m256i _mm256_aesenc_epi128(__m256i, __m256i);
VAESENC __m512i _mm512_aesenc_epi128(__m512i, __m512i);

SIMD 浮点 例外

None.

其他例外

参见表2-21"第4类例外条件".

EVEX 编码 : 参见表2-52"Type E4NF类例外条件".

来源