Vesta
中文
源代码

BLENDVPD

变量组合 打包双精度浮点值

stableVMJITAOTinstruction

编码

操作码指令Op/En64 位兼容/传统说明
66 0F 38 15 /rBLENDVPD xmm1, xmm2/m128 , <XMM0>RM0有效有效从 xmm1 和 xmm2 从 XMM0 指定的掩码中选择 打包双精度浮点值,并将数值存储在 xmm1 中.
VEX.128.66.0F3A.W0 4B /r /is4VBLENDVPD xmm1, xmm2, xmm3/m128, xmm4RVMR有效有效有条件的将 双精度浮点 值从 xmm2 或 xmm3/m128 复制到 xmm1 ,基于 mask 操作数, xmm4 中的掩码位.
VEX.256.66.0F3A.W0 4B /r /is4VBLENDVPD ymm1, ymm2, ymm3/m256, ymm4RVMR有效有效有条件的将 双精度浮点 值从 ymm2 或 ymm3/m256 复制到 ymm1 ,基于 mask 操作数, ymm4 中的掩码位.

操作数编码

每个模式对应上表 Op/En 列的一个取值，说明各操作数按书写顺序分别编码在指令的哪个字段，以及指令对它是读、是写还是两者兼有。

RM0

  1. modrm.reg lectura y escrituraModRM 字节的 reg 字段（第 5-3 位）
  2. modrm.rm lecturaModRM 字节的 r/m 字段（第 2-0 位）；当 mod 字段要求时，还包括 SIB 字节和位移
  3. XMM0

RVMR

  1. modrm.reg escrituraModRM 字节的 reg 字段（第 5-3 位）
  2. vex.vvvv lecturaVEX 前缀的 vvvv 字段（按位取反）
  3. modrm.rm lecturaModRM 字节的 r/m 字段（第 2-0 位）；当 mod 字段要求时，还包括 SIB 字节和位移
  4. imm8.high立即数字节的高四位

实测开销

正在从 arch-data 加载实测数据...

说明

有条件地从 第二源操作数 和 第一源操作数 中复制 双精度浮点 值的每个四字数据元素,这取决于面具寄存器 操作数 中定义的掩码位. 面具比特是面具寄存器每个四字元素中最重要的比特.

目标操作数 的每个四字元素都从 :

BLENDVPD隐含的面具操作数的登记册分配被定义为建筑登记册XMM0.

128位遗产 SSE 版本 : 第一源操作数和目标操作数是相同的. 相应的YMM目的地注册保持不变的位数(MAXVL-1:128). 面具登记册操作数被隐含地定义为建筑登记册XMM0. 试图用 VEX 前缀执行 BLENDVPD 会导致 #UD.

VEX.128 编码版本 : 第一源操作数和目标操作数是XMM登记册. 第二源操作数是一个XMM的寄存器或128位的内存位置. 面具操作数是第三个源寄存器,以位码[7:4]编码为即时字节(imm8). Imm8的比特[3:0]被忽略. 在32位模式中,imm8[7]被忽略. 对应的YMM注册(目的地注册)的上位(MAXVL-1:128)被清零. VEX.W必须是0,否则,指令会#UD.

VEX.256 编码版本 : 第一源操作数和目标操作数是YMM登记册. 第二源操作数可以是YMM的寄存器,也可以是256位的内存位置. 面具操作数是第三个源寄存器,以位码[7:4]编码为即时字节(imm8). Imm8的比特[3:0]被忽略. 在32位模式中,imm8[7]被忽略. VEX.W必须是0,否则,指令会#UD.

VBLENDVPD允许面具为任何XMM或YMM注册. 相比之下,BLENDVPD暗中将XMM0视为面具,不支持无损目的地操作.

行动

BLENDVPD (128-bit Legacy SSE Version)
MASK := XMM0
IF (MASK[63] = 0) THEN DEST[63:0] := DEST[63:0]

          ELSE DEST [63:0] := SRC[63:0] FI
IF (MASK[127] = 0) THEN DEST[127:64] := DEST[127:64]

          ELSE DEST [127:64] := SRC[127:64] FI
DEST[MAXVL-1:128] (Unmodified)

VBLENDVPD (VEX.128 Encoded Version)
MASK := SRC3
IF (MASK[63] = 0) THEN DEST[63:0] := SRC1[63:0]

          ELSE DEST [63:0] := SRC2[63:0] FI
IF (MASK[127] = 0) THEN DEST[127:64] := SRC1[127:64]

          ELSE DEST [127:64] := SRC2[127:64] FI
DEST[MAXVL-1:128] := 0

VBLENDVPD (VEX.256 Encoded Version)
MASK := SRC3
IF (MASK[63] = 0) THEN DEST[63:0] := SRC1[63:0]

          ELSE DEST [63:0] := SRC2[63:0] FI
IF (MASK[127] = 0) THEN DEST[127:64] := SRC1[127:64]

          ELSE DEST [127:64] := SRC2[127:64] FI
IF (MASK[191] = 0) THEN DEST[191:128] := SRC1[191:128]

          ELSE DEST [191:128] := SRC2[191:128] FI
IF (MASK[255] = 0) THEN DEST[255:192] := SRC1[255:192]

          ELSE DEST [255:192] := SRC2[255:192] FI

Intel C/C++ 内在编译器

BLENDVPD __m128d _mm_blendv_pd(__m128d v1, __m128d v2, __m128d v3);
VBLENDVPD __m128 _mm_blendv_pd (__m128d a, __m128d b, __m128d mask);
VBLENDVPD __m256 _mm256_blendv_pd (__m256d a, __m256d b, __m256d mask);

SIMD 浮点 例外

None.

其他例外

见表2-21,"第4类例外条件",另外:

#UD               If VEX.W = 1.

来源