Vesta
中文
源代码

CVTDQ2PD

将包装的双字整数转换为包装的 双精度浮点

stableVMJITAOTinstruction

编码

操作码指令Op/En64 位兼容/传统说明
F3 0F E6 /rCVTDQ2PD xmm1, xmm2/m64A有效有效将xmm2/mem的两个已打包的签名双字整数转换为xmm1的两个打包双精度浮点值.
VEX.128.F3.0F.WIG E6 /rVCVTDQ2PD xmm1, xmm2/m64A有效有效将xmm2/mem的两个已打包的签名双字整数转换为xmm1的两个打包双精度浮点值.
VEX.256.F3.0F.WIG E6 /rVCVTDQ2PD ymm1, xmm2/m128A有效有效将xmm2/mem的四个已打包的签名双字整数转换为ymm1的四个打包双精度浮点值.
EVEX.128.F3.0F.W0 E6 /rVCVTDQ2PD xmm1 {k1}{z}, xmm2/m64/m32bcstB有效有效从AVX512F)OR xmm2/m64/m32bcst转换2个已包装的双字整数,在xmm1中转换为8个已包装的双字整数AVX10.1精度浮点值,用写掩码 k1.
EVEX.256.F3.0F.W0 E6 /rVCVTDQ2PD ymm1 {k1}{z}, xmm2/m128/m32bcstB有效有效从AVX512F)OR xmm2/m128/m32bcst转换4个已包装的签名双字整数,在ymm1中转换为4个已包装的双精度AVX10.1 浮点值,用写掩码 k1.
EVEX.512.F3.0F.W0 E6 /rVCVTDQ2PD zmm1 {k1}{z}, ymm2/m256/m32bcstB有效有效从 ymm2/m256/m32bcst 转换8个已包装的签名双字整数 OR AVX10.1 在 zmm1 转换为 8 个 打包双精度浮点值 与 写掩码 k1.

操作数编码

每个模式对应上表 Op/En 列的一个取值，说明各操作数按书写顺序分别编码在指令的哪个字段，以及指令对它是读、是写还是两者兼有。

A

  1. modrm.reg escrituraModRM 字节的 reg 字段（第 5-3 位）
  2. modrm.rm lecturaModRM 字节的 r/m 字段（第 2-0 位）；当 mod 字段要求时，还包括 SIB 字节和位移

B

  1. modrm.reg escrituraModRM 字节的 reg 字段（第 5-3 位）
  2. modrm.rm lecturaModRM 字节的 r/m 字段（第 2-0 位）；当 mod 字段要求时，还包括 SIB 字节和位移

Tupla: Half

实测开销

正在从 arch-data 加载实测数据...

说明

将源操作(第二行)中的2,4或8个已打包的签名双字整数转换为2,4或8个已打包的双精度浮点值 目的地操作(第一行).

EVEX 编码版本 : 源操作数可以是YMM/XMM/XMM(低64位)寄存器,256/128/64位内存位置或256/128/64位向量从32位内存位置广播. 目标操作数是一个ZMM/YMM/XMM的登记册,有条件的更新有写掩码 k1. 试图用 EVEX 嵌入四舍五入编码此指令被忽略 。

VEX.256 编码版本 : 源操作数是一个XMM的寄存器或128位的内存位置. 目标操作数是一个YMM登记册.

VEX.128 编码版本 : 源操作数是一个XMM寄存器或64位内存位置. 目标操作数是一个XMM登记册. 对应的ZMM注册目的地被清零的上位数(MAXVL-1:128).

128位遗产 SSE 版本 : 源操作数是一个XMM寄存器或64位内存位置. 目标操作数是一个XMM登记册. 对应的ZMM注册目的地的上位数(MAXVL-1:128)没有修改.

VEX.vvvv和EVEX.vvvv是保留的,必须是1111b,否则指令会#UD.

                        SRC                                     X3              X2             X1      X0
                        DEST             X3              X2                 X1                     X0

图3-6。 CVTDQ2PD(VEX.256编码版本)

行动

VCVTDQ2PD (EVEX Encoded Versions) When SRC Operand is a Register

(KL, VL) = (2, 128), (4, 256), (8, 512)

FOR j := 0 TO KL-1

i := j * 64

k := j * 32

IF k1[j] OR *no writemask*

     THEN DEST[i+63:i] :=

             Convert_Integer_To_Double_Precision_Floating_Point(SRC[k+31:k])

     ELSE

             IF *merging-masking*            ; merging-masking

                  THEN *DEST[i+63:i] remains unchanged*

                  ELSE                       ; zeroing-masking

                    DEST[i+63:i] := 0

             FI

FI;

ENDFOR

DEST[MAXVL-1:VL] := 0

VCVTDQ2PD (EVEX Encoded Versions) When SRC Operand is a Memory Source
(KL, VL) = (2, 128), (4, 256), (8, 512)

FOR j := 0 TO KL-1

i := j * 64

k := j * 32

IF k1[j] OR *no writemask*

     THEN

             IF (EVEX.b = 1)

                  THEN

                    DEST[i+63:i] :=

             Convert_Integer_To_Double_Precision_Floating_Point(SRC[31:0])

                  ELSE

                    DEST[i+63:i] :=

             Convert_Integer_To_Double_Precision_Floating_Point(SRC[k+31:k])

             FI;

     ELSE

             IF *merging-masking*            ; merging-masking

                  THEN *DEST[i+63:i] remains unchanged*

                  ELSE                       ; zeroing-masking


                            DEST[i+63:i] := 0
                FI
    FI;
ENDFOR
DEST[MAXVL-1:VL] := 0

VCVTDQ2PD (VEX.256 Encoded Version)
DEST[63:0] := Convert_Integer_To_Double_Precision_Floating_Point(SRC[31:0])
DEST[127:64] := Convert_Integer_To_Double_Precision_Floating_Point(SRC[63:32])
DEST[191:128] := Convert_Integer_To_Double_Precision_Floating_Point(SRC[95:64])
DEST[255:192] := Convert_Integer_To_Double_Precision_Floating_Point(SRC[127:96)
DEST[MAXVL-1:256] := 0

VCVTDQ2PD (VEX.128 Encoded Version)
DEST[63:0] := Convert_Integer_To_Double_Precision_Floating_Point(SRC[31:0])
DEST[127:64] := Convert_Integer_To_Double_Precision_Floating_Point(SRC[63:32])
DEST[MAXVL-1:128] := 0

CVTDQ2PD (128-bit Legacy SSE Version)
DEST[63:0] := Convert_Integer_To_Double_Precision_Floating_Point(SRC[31:0])
DEST[127:64] := Convert_Integer_To_Double_Precision_Floating_Point(SRC[63:32])
DEST[MAXVL-1:128] (unmodified)

Intel C/C++ 内在编译器

VCVTDQ2PD __m512d _mm512_cvtepi32_pd( __m256i a);
VCVTDQ2PD __m512d _mm512_mask_cvtepi32_pd( __m512d s, __mmask8 k, __m256i a);
VCVTDQ2PD __m512d _mm512_maskz_cvtepi32_pd( __mmask8 k, __m256i a);
VCVTDQ2PD __m256d _mm256_cvtepi32_pd (__m128i src);
VCVTDQ2PD __m256d _mm256_mask_cvtepi32_pd( __m256d s, __mmask8 k, __m256i a);
VCVTDQ2PD __m256d _mm256_maskz_cvtepi32_pd( __mmask8 k, __m256i a);
VCVTDQ2PD __m128d _mm_mask_cvtepi32_pd( __m128d s, __mmask8 k, __m128i a);
VCVTDQ2PD __m128d _mm_maskz_cvtepi32_pd( __mmask8 k, __m128i a);
CVTDQ2PD __m128d _mm_cvtepi32_pd (__m128i src);

其他例外

VEX-encoded指令,参见表2-22,"第5类例外条件".

EVEX-encoded指令,参见表2-53,"Type E5类例外条件".

Additionally:

#UD               If VEX.vvvv != 1111B or EVEX.vvvv != 1111B.

来源