Vesta
中文
源代码

CVTPD2DQ

将 打包双精度浮点值 转换为包装双字

stableVMJITAOTinstruction

编码

操作码指令Op/En64 位兼容/传统说明
F2 0F E6 /rCVTPD2DQ xmm1, xmm2/m128A有效有效在xmm2/mem中将两个打包双精度浮点值转换为两个在xmm1中签名的双字整数.
VEX.128.F2.0F.WIG E6 /rVCVTPD2DQ xmm1, xmm2/m128A有效有效在xmm2/mem中将两个打包双精度浮点值转换为两个在xmm1中签名的双字整数.
VEX.256.F2.0F.WIG E6 /rVCVTPD2DQ xmm1, ymm2/m256A有效有效将ymm2/mem中的4个打包双精度浮点值转换为xmm1中的4个签名双字整数.
EVEX.128.F2.0F.W1 E6 /rVCVTPD2DQ xmm1 {k1}{z}, xmm2/m128/m64bcstB有效有效在 xmm2/m128/m64bcst 中将两个已打包的 双精度浮点 AVX512F) OR值转换为两个已签注的 AVX10.1 双字整数,在 xmm1 中以 写掩码 k1为对象.
EVEX.256.F2.0F.W1 E6 /rVCVTPD2DQ xmm1 {k1}{z}, ymm2/m256/m64bcstB有效有效将 ymm2/m256/m64bcst 中四个已打包的 双精度浮点 AVX512F) OR值转换为 AVX10.1 中四个已签注的 xmm1 双字整数,以 写掩码 k1为对象.
EVEX.512.F2.0F.W1 E6 /rVCVTPD2DQ ymm1 {k1}{z}, zmm2/m512/m64bcst {er}B有效有效将 zmm2/m512/m64bcst 中的8个已包装的双精度浮-OR AVX10.1点值转换为 ymm1 中的8个已签名的双字整数,以 写掩码 k1为对象.

操作数编码

每个模式对应上表 Op/En 列的一个取值，说明各操作数按书写顺序分别编码在指令的哪个字段，以及指令对它是读、是写还是两者兼有。

A

  1. modrm.reg escrituraModRM 字节的 reg 字段（第 5-3 位）
  2. modrm.rm lecturaModRM 字节的 r/m 字段（第 2-0 位）；当 mod 字段要求时，还包括 SIB 字节和位移

B

  1. modrm.reg escrituraModRM 字节的 reg 字段（第 5-3 位）
  2. modrm.rm lecturaModRM 字节的 r/m 字段（第 2-0 位）；当 mod 字段要求时，还包括 SIB 字节和位移

Tupla: Full

实测开销

正在从 arch-data 加载实测数据...

说明

将 源操作数(第二个操作数)中的 打包双精度浮点值 转换为在 目标操作数(第一个操作数)中包装的签名双字整数.

当转换不准确时,返回的值按照MXCSR寄存器或嵌入式圆形控制位的圆形控制位进行四舍五入. 如果转换后的结果不能以目的格式表示,则提高 浮点 无效例外,如果掩盖了这个例外,则返回无限期整数值 80000000H.

EVEX 编码版本 : 源操作数是一个ZMM/YMM/XMM的寄存器,512位内存位置,或512位矢量从64位内存位置广播. 目标操作数是一个ZMM/YMM/XMM的登记册,有条件的更新有写掩码 k1. 上位(MAXVL-1:256/128/64)对应目的地被清零.

VEX.256 编码版本 : 源操作数是一个YMM寄存器或256位内存位置. 目标操作数是一个XMM登记册. 对应的ZMM注册目的地被清零的上位(MAXVL-1:128).

VEX.128 编码版本 : 源操作数是一个XMM的寄存器或128位的内存位置. 目标操作数是一个XMM登记册. 对应的ZMM注册目的地被清零的上位(MAXVL-1:64).

128位遗产 SSE 版本 : 源操作数是一个XMM的寄存器或128位的内存位置. 目标操作数是一个XMM登记册. 目的地的比特[127:64] XMM注册被清零. 然而,对应的ZMM注册目的地的上位位(MAXVL-1:128)没有修改.

VEX.vvvv和EVEX.vvvv是保留的,必须是1111b,否则指令会#UD.

                 SRC       X3               X2                 X1                              X0
                 DEST                    0              X3         X2         X1                   X0

图3-7。 VCVTPD2DQ(VEX.256编码版本)

行动

VCVTPD2DQ (EVEX Encoded Versions) When SRC Operand is a Register
(KL, VL) = (2, 128), (4, 256), (8, 512)
IF (VL = 512) AND (EVEX.b = 1)

    THEN
          SET_ROUNDING_MODE_FOR_THIS_INSTRUCTION(EVEX.RC);

    ELSE
          SET_ROUNDING_MODE_FOR_THIS_INSTRUCTION(MXCSR.RC);

FI;

FOR j := 0 TO KL-1

i := j * 32

k := j * 64

IF k1[j] OR *no writemask*

     THEN DEST[i+31:i] :=

             Convert_Double_Precision_Floating_Point_To_Integer(SRC[k+63:k])

     ELSE

             IF *merging-masking*           ; merging-masking

                 THEN *DEST[i+31:i] remains unchanged*

                 ELSE                       ; zeroing-masking

                      DEST[i+31:i] := 0

             FI

FI;

ENDFOR

DEST[MAXVL-1:VL/2] := 0


VCVTPD2DQ (EVEX Encoded Versions) When SRC Operand is a Memory Source

(KL, VL) = (2, 128), (4, 256), (8, 512)

FOR j := 0 TO KL-1

i := j * 32

k := j * 64

IF k1[j] OR *no writemask*

     THEN

             IF (EVEX.b = 1)

                  THEN

                    DEST[i+31:i] :=

             Convert_Double_Precision_Floating_Point_To_Integer(SRC[63:0])

                  ELSE

                    DEST[i+31:i] :=

             Convert_Double_Precision_Floating_Point_To_Integer(SRC[k+63:k])

             FI;

     ELSE

             IF *merging-masking*        ; merging-masking

                  THEN *DEST[i+31:i] remains unchanged*

                  ELSE                   ; zeroing-masking

                    DEST[i+31:i] := 0

             FI

FI;

ENDFOR

DEST[MAXVL-1:VL/2] := 0

VCVTPD2DQ (VEX.256 Encoded Version)
DEST[31:0] := Convert_Double_Precision_Floating_Point_To_Integer(SRC[63:0])
DEST[63:32] := Convert_Double_Precision_Floating_Point_To_Integer(SRC[127:64])
DEST[95:64] := Convert_Double_Precision_Floating_Point_To_Integer(SRC[191:128])
DEST[127:96] := Convert_Double_Precision_Floating_Point_To_Integer(SRC[255:192)
DEST[MAXVL-1:128] := 0

VCVTPD2DQ (VEX.128 Encoded Version)
DEST[31:0] := Convert_Double_Precision_Floating_Point_To_Integer(SRC[63:0])
DEST[63:32] := Convert_Double_Precision_Floating_Point_To_Integer(SRC[127:64])
DEST[MAXVL-1:64] := 0

CVTPD2DQ (128-bit Legacy SSE Version)
DEST[31:0] := Convert_Double_Precision_Floating_Point_To_Integer(SRC[63:0])
DEST[63:32] := Convert_Double_Precision_Floating_Point_To_Integer(SRC[127:64])
DEST[127:64] := 0
DEST[MAXVL-1:128] (unmodified)

Intel C/C++ 内在编译器

VCVTPD2DQ __m256i _mm512_cvtpd_epi32( __m512d a);
VCVTPD2DQ __m256i _mm512_mask_cvtpd_epi32( __m256i s, __mmask8 k, __m512d a);
VCVTPD2DQ __m256i _mm512_maskz_cvtpd_epi32( __mmask8 k, __m512d a);
VCVTPD2DQ __m256i _mm512_cvt_roundpd_epi32( __m512d a, int r);
VCVTPD2DQ __m256i _mm512_mask_cvt_roundpd_epi32( __m256i s, __mmask8 k, __m512d a, int r);
VCVTPD2DQ __m256i _mm512_maskz_cvt_roundpd_epi32( __mmask8 k, __m512d a, int r);
VCVTPD2DQ __m128i _mm256_mask_cvtpd_epi32( __m128i s, __mmask8 k, __m256d a);
VCVTPD2DQ __m128i _mm256_maskz_cvtpd_epi32( __mmask8 k, __m256d a);
VCVTPD2DQ __m128i _mm_mask_cvtpd_epi32( __m128i s, __mmask8 k, __m128d a);
VCVTPD2DQ __m128i _mm_maskz_cvtpd_epi32( __mmask8 k, __m128d a);
VCVTPD2DQ __m128i _mm256_cvtpd_epi32 (__m256d src) CVTPD2DQ __m128i _mm_cvtpd_epi32 (__m128d src);

SIMD 浮点 例外

Invalid, Precision.

其他例外

参见表2-19"第2类例外条件".

EVEX-encoded 指令,参见表2-48,"Type E2 Class Exception Centers".

Additionally: If VEX.vvvv != 1111B or EVEX.vvvv != 1111B.

#UD

来源