Vesta
中文
源代码

CVTSD2SI

将 标量 双精度浮点 值转换为已签名的整数

stableVMJITAOTinstruction

编码

操作码指令Op/En64 位兼容/传统说明
F2 0F 2D /rCVTSD2SI r3, xmm1/m64A有效有效从 xmm1/m64 转换一个 双精度浮点 值到一个签名的双字整数 r32 。
F2 REX.W 0F 2D /rCVTSD2SI r64, xmm1/m64A有效不可编码从 xmm1/m64 转换一个 双精度浮点 值到一个签名的四字整数符号 - 扩展为 r64 。
VEX.LIG.F2.0F.W0 2D /r 1VCVTSD2SI r3, xmm1/m64A有效有效从 xmm1/m64 转换一个 双精度浮点 值到一个签名的双字整数 r32 。
VEX.LIG.F2.0F.W1 2D /r 1VCVTSD2SI r64, xmm1/m64A有效n.e.2从 xmm1/m64 转换一个 双精度浮点 值到一个签名的四字整数符号 - 扩展为 r64 。
EVEX.LLIG.F2.0F.W0 2D /rVCVTSD2SI r3, xmm1/m64{er}B有效有效从 OR AVX10.1 xmm1/m64 转换一个 双精度浮点 值为一个签名的双字整数 r32.
EVEX.LLIG.F2.0F.W1 2D /rVCVTSD2SI r64, xmm1/m64{er}B有效n.e.2从 OR AVX10.1 xmm1/m64 将一个 双精度浮点 值转换为一个签名的四字整数符号-扩展为 r64 .

操作数编码

每个模式对应上表 Op/En 列的一个取值，说明各操作数按书写顺序分别编码在指令的哪个字段，以及指令对它是读、是写还是两者兼有。

A

  1. modrm.reg escrituraModRM 字节的 reg 字段（第 5-3 位）
  2. modrm.rm lecturaModRM 字节的 r/m 字段（第 2-0 位）；当 mod 字段要求时，还包括 SIB 字节和位移

B

  1. modrm.reg escrituraModRM 字节的 reg 字段（第 5-3 位）
  2. modrm.rm lecturaModRM 字节的 r/m 字段（第 2-0 位）；当 mod 字段要求时，还包括 SIB 字节和位移

Tupla: Tuple1 Fixed

实测开销

正在从 arch-data 加载实测数据...

说明

将源操作数(第二个操作数)中的双精度浮点值转换为目标操作数(第一个操作数)中的签名整数. 源操作数可以是XMM的寄存器,也可以是64位的内存位置. 目标操作数是一个通用寄存器. 当源操作数是一个XMM的寄存器时,双精度浮点的值就包含在寄存器的低四字中.

当转换不准确时,返回的值按照MXCSR寄存器中的四舍五入控制位数进行四舍五入.

如果转换结果超过签名的双字整数(在非64位模式或64位模式中与REX.W/VEX.W/EVEX.W=0)的范围限制,则提高浮点无效例外,如果掩盖这一例外,则返回无限期整数值80000000H.

如果转换结果超过签名的四字整数(在64位模式和REX.W/VEX.W/EVEX.W=1)的范围限制,则提高浮点无效例外,如果掩盖这一例外,则返回不定期整数值80000 00000H.

遗产 SSE 指令 : 使用REX.W前缀可以促进指示以64位模式生成64位数据. 参见本节开头的汇总图,用于编码数据和限制.

说明: VEX.vvvv和EVEX.vvvv是保留的,必须是1111b,否则指令会#UD.

软件应确保VCVTSD2SI的编码与VEX.L=0. 用 VEX.L = 1 编码 VCVTSD2SI 可能会在不同处理器代代遇到不可预测的行为.

行动

VCVTSD2SI (EVEX Encoded Version)
IF SRC *is register* AND (EVEX.b = 1)

    THEN
          SET_ROUNDING_MODE_FOR_THIS_INSTRUCTION(EVEX.RC);

    ELSE
          SET_ROUNDING_MODE_FOR_THIS_INSTRUCTION(MXCSR.RC);

FI;
IF 64-Bit Mode and OperandSize = 64

    THEN DEST[63:0] := Convert_Double_Precision_Floating_Point_To_Integer(SRC[63:0]);
    ELSE DEST[31:0] := Convert_Double_Precision_Floating_Point_To_Integer(SRC[63:0]);
FI

(V)CVTSD2SI
IF 64-Bit Mode and OperandSize = 64
THEN

    DEST[63:0] := Convert_Double_Precision_Floating_Point_To_Integer(SRC[63:0]);
ELSE

    DEST[31:0] := Convert_Double_Precision_Floating_Point_To_Integer(SRC[63:0]);
FI;

Intel C/C++ 内在编译器

VCVTSD2SI int _mm_cvtsd_i32(__m128d);
VCVTSD2SI int _mm_cvt_roundsd_i32(__m128d, int r);
VCVTSD2SI __int64 _mm_cvtsd_i64(__m128d);
VCVTSD2SI __int64 _mm_cvt_roundsd_i64(__m128d, int r);
CVTSD2SI __int64 _mm_cvtsd_si64(__m128d);
CVTSD2SI int _mm_cvtsd_si32(__m128d a);

SIMD 浮点 例外

Invalid, Precision.

其他例外

VEX-encoded指令,参见表2-20"第3类例外条件".

EVEX-encoded 指令,参见表2-50,"Type E3NF Class Exception Centers".

Additionally:

#UD               If VEX.vvvv != 1111B or EVEX.vvvv != 1111B.

来源