Vesta
中文
源代码

CVTSD2SS

将 标量 双精度浮点 值转换为 标量 单精度

stableVMJITAOTinstruction

编码

操作码指令Op/En64 位兼容/传统说明
F2 0F 5A /rCVTSD2SS xmm1, xmm2/m64A有效有效将xmm2/m64的一个双精度浮点值转换为xmm1的一个精度浮点值.
VEX.LIG.F2.0F.WIG 5A /rVCVTSD2SS xmm1,xmm2, xmm3/m64B有效有效将 xmm3/m64 中的一个 双精度浮点 值转换为 单精度浮点 值,并与 xmm2 中的高位合并.
EVEX.LLIG.F2.0F.W1 5A /rVCVTSD2SS xmm1 {k1}{z}, xmm2, xmm3/m64{er}C有效有效在 OR AVX10.1 xmm3/m64 中转换一个 双精度浮点 值为 一个 单精度浮点 值,并在 写掩码 k1 下与 xmm2 中高位合并.

操作数编码

每个模式对应上表 Op/En 列的一个取值，说明各操作数按书写顺序分别编码在指令的哪个字段，以及指令对它是读、是写还是两者兼有。

A

  1. modrm.reg lectura y escrituraModRM 字节的 reg 字段（第 5-3 位）
  2. modrm.rm lecturaModRM 字节的 r/m 字段（第 2-0 位）；当 mod 字段要求时，还包括 SIB 字节和位移

B

  1. modrm.reg escrituraModRM 字节的 reg 字段（第 5-3 位）
  2. vex.vvvv lecturaVEX 前缀的 vvvv 字段（按位取反）
  3. modrm.rm lecturaModRM 字节的 r/m 字段（第 2-0 位）；当 mod 字段要求时，还包括 SIB 字节和位移

C

  1. modrm.reg escrituraModRM 字节的 reg 字段（第 5-3 位）
  2. evex.vvvv lecturaEVEX 前缀的 vvvv 字段（按位取反）
  3. modrm.rm lecturaModRM 字节的 r/m 字段（第 2-0 位）；当 mod 字段要求时，还包括 SIB 字节和位移

Tupla: Tuple1 Scalar

实测开销

正在从 arch-data 加载实测数据...

说明

将"转换自"源操作中的双精度浮点值(SSE2版本中的第二位操作,否则为第三位操作)转换为目的地操作中的单一精度浮点值.

当"convert- from"操作数是一个XMM的登记册时,双精度浮点值包含在寄存器的低四字中. 结果存储在 目标操作数 的低双词中. 当转换不准确时,返回的值按照MXCSR寄存器中的四舍五入控制位数进行四舍五入.

128位遗产 SSE 版本 : "convert- from" 源操作数(第二个操作数)是一个XMM登记册或内存位置. 相应的目的地注册保持不变的位数(MAXVL-1:32). 目标操作数是一个XMM登记册.

VEX.128和EVEX编码版本: "转换自"源操作数(第三代操作数)可以是XMM寄存器或64位内存位置. 第一个来源和目标操作数是XMM登记册. XMM注册目的地的比特(127:32)从第一源操作数中的相应比特复制. 目的地的位数(MAXVL-1:128)登记被清零.

EVEX编码版本:转换后的结果为写掩码下的目的地低双字元素.

软件应确保VCVTSD2SS的编码与VEX.L=0. 用 VEX.L = 1 编码 VCVTSD2SS 可能会在不同处理器代代遇到不可预测的行为.

行动

VCVTSD2SS (EVEX Encoded Version)

IF (SRC2 *is register*) AND (EVEX.b = 1)

     THEN

     SET_ROUNDING_MODE_FOR_THIS_INSTRUCTION(EVEX.RC);

     ELSE

     SET_ROUNDING_MODE_FOR_THIS_INSTRUCTION(MXCSR.RC);

FI;

IF k1[0] or *no writemask*

     THEN DEST[31:0] := Convert_Double_Precision_To_Single_Precision_Floating_Point(SRC2[63:0]);

     ELSE

     IF *merging-masking*                 ; merging-masking

           THEN *DEST[31:0] remains unchanged*

           ELSE                           ; zeroing-masking

           THEN DEST[31:0] := 0

     FI;

FI;

DEST[127:32] := SRC1[127:32]

DEST[MAXVL-1:128] := 0

VCVTSD2SS (VEX.128 Encoded Version)
DEST[31:0] := Convert_Double_Precision_To_Single_Precision_Floating_Point(SRC2[63:0]);
DEST[127:32] := SRC1[127:32]
DEST[MAXVL-1:128] := 0

CVTSD2SS (128-bit Legacy SSE Version)
DEST[31:0] := Convert_Double_Precision_To_Single_Precision_Floating_Point(SRC[63:0]);
(* DEST[MAXVL-1:32] Unmodified *)

Intel C/C++ 内在编译器

VCVTSD2SS __m128 _mm_mask_cvtsd_ss(__m128 s, __mmask8 k, __m128 a, __m128d b);
VCVTSD2SS __m128 _mm_maskz_cvtsd_ss( __mmask8 k, __m128 a,__m128d b);
VCVTSD2SS __m128 _mm_cvt_roundsd_ss(__m128 a, __m128d b, int r);
VCVTSD2SS __m128 _mm_mask_cvt_roundsd_ss(__m128 s, __mmask8 k, __m128 a, __m128d b, int r);
VCVTSD2SS __m128 _mm_maskz_cvt_roundsd_ss( __mmask8 k, __m128 a,__m128d b, int r);
CVTSD2SS __m128_mm_cvtsd_ss(__m128 a, __m128d b);

SIMD 浮点 例外

Overflow, Underflow, Invalid, Precision, Denormal.

其他例外

VEX-encoded 指令,参见表2-20,"Type 3 Class Exception条件". EVEX-encoded 指令,参见表2-49,"Type E3 Class Exceptity条件".

来源