Vesta
中文
源代码

CVTSI2SD

将已签名的整数转换为 标量 双精度浮点 值

stableVMJITAOTinstruction

编码

操作码指令Op/En64 位兼容/传统说明
F2 0F 2A /rCVTSI2SD xmm1, r32/m32A有效有效用 xmm1 将一个签名的双字整数从 r32/m32 转换为 一个 双精度浮点 值 。
F2 REX.W 0F 2A /rCVTSI2SD xmm1, r/m64A有效不可编码用 xmm1 将一个签名的四字整数从 r/m64 转换为 一个 双精度浮点 值 。
VEX.LIG.F2.0F.W0 2A /rVCVTSI2SD xmm1, xmm2, r/m32B有效有效用 xmm1 将一个签名的双字整数从 r/m32 转换为 一个 双精度浮点 值 。
VEX.LIG.F2.0F.W1 2A /rVCVTSI2SD xmm1, xmm2, r/m64B有效n.e.1用 xmm1 将一个签名的四字整数从 r/m64 转换为 一个 双精度浮点 值 。
EVEX.LLIG.F2.0F.W0 2A /rVCVTSI2SD xmm1, xmm2, r/m32C有效有效从 OR AVX10.1 r/m32 转换成 双精度浮点 值,以 xmm1 转换为 双精度浮点 值.
EVEX.LLIG.F2.0F.W1 2A /rVCVTSI2SD xmm1, xmm2, r/m64{er}C有效n.e.1从 r/m64 OR AVX10.1 转换成 xmm1 中一个已签名的四字整数,成为双精度浮点值.

操作数编码

每个模式对应上表 Op/En 列的一个取值，说明各操作数按书写顺序分别编码在指令的哪个字段，以及指令对它是读、是写还是两者兼有。

A

  1. modrm.reg escrituraModRM 字节的 reg 字段（第 5-3 位）
  2. modrm.rm lecturaModRM 字节的 r/m 字段（第 2-0 位）；当 mod 字段要求时，还包括 SIB 字节和位移

B

  1. modrm.reg escrituraModRM 字节的 reg 字段（第 5-3 位）
  2. vex.vvvv lecturaVEX 前缀的 vvvv 字段（按位取反）
  3. modrm.rm lecturaModRM 字节的 r/m 字段（第 2-0 位）；当 mod 字段要求时，还包括 SIB 字节和位移

C

  1. modrm.reg escrituraModRM 字节的 reg 字段（第 5-3 位）
  2. evex.vvvv lecturaEVEX 前缀的 vvvv 字段（按位取反）
  3. modrm.rm lecturaModRM 字节的 r/m 字段（第 2-0 位）；当 mod 字段要求时，还包括 SIB 字节和位移

Tupla: Tuple1 Scalar

实测开销

正在从 arch-data 加载实测数据...

说明

将"从"源操作数转换成"从"目标操作数转换成"从"双精度浮点转换成"双精度浮点。 结果存储在目标操作数的低四字中,高四字保留不变. 当转换不准确时,返回的值按照MXCSR寄存器中的四舍五入控制位数进行四舍五入.

第二源操作数可以是通用寄存器或32/64位的内存位置. 第一个来源和目标操作数是XMM登记册.

128位遗产 SSE 版本 : 使用REX.W前缀将指令推广到64位操作数. "convert from" 源操作数(第二个操作数)是一个通用寄存器或内存位置. 目的地为XMM注册点Bits(MAXVL-1:64)的对应目的地注册点保持不变.

VEX.128和EVEX编码版本: "转换自"源操作数(第三代操作数)可以是通用寄存器或内存位置. 第一个来源和目标操作数是XMM登记册. XMM注册目的地的比特(127:64)从第一源操作数中的相应比特复制. 目的地的位数(MAXVL-1:128)登记被清零.

EVEX.W0版本:试图用 EVEX 嵌入圆形编码此指令被忽略.

VEX.W1和EVEX.W1版本:促进指示在64位模式下使用64位输入值.

软件应确保VCVTSI2SD的编码与VEX.L=0. 用 VEX.L = 1 编码 VCVTSI2SD 可能会在不同处理器代代遇到不可预测的行为.

行动

VCVTSI2SD (EVEX Encoded Version)
IF (SRC2 *is register*) AND (EVEX.b = 1)

    THEN
          SET_ROUNDING_MODE_FOR_THIS_INSTRUCTION(EVEX.RC);

    ELSE
          SET_ROUNDING_MODE_FOR_THIS_INSTRUCTION(MXCSR.RC);

FI;
IF 64-Bit Mode And OperandSize = 64
THEN

    DEST[63:0] := Convert_Integer_To_Double_Precision_Floating_Point(SRC2[63:0]);
ELSE

    DEST[63:0] := Convert_Integer_To_Double_Precision_Floating_Point(SRC2[31:0]);
FI;
DEST[127:64] := SRC1[127:64]
DEST[MAXVL-1:128] := 0

VCVTSI2SD (VEX.128 Encoded Version)
IF 64-Bit Mode And OperandSize = 64
THEN

    DEST[63:0] := Convert_Integer_To_Double_Precision_Floating_Point(SRC2[63:0]);
ELSE

    DEST[63:0] := Convert_Integer_To_Double_Precision_Floating_Point(SRC2[31:0]);
FI;
DEST[127:64] := SRC1[127:64]
DEST[MAXVL-1:128] := 0

CVTSI2SD
IF 64-Bit Mode And OperandSize = 64
THEN

    DEST[63:0] := Convert_Integer_To_Double_Precision_Floating_Point(SRC[63:0]);
ELSE

    DEST[63:0] := Convert_Integer_To_Double_Precision_Floating_Point(SRC[31:0]);
FI;
DEST[MAXVL-1:64] (Unmodified)

Intel C/C++ 内在编译器

VCVTSI2SD __m128d _mm_cvti32_sd(__m128d s, int a);
VCVTSI2SD __m128d _mm_cvti64_sd(__m128d s, __int64 a);
VCVTSI2SD __m128d _mm_cvt_roundi64_sd(__m128d s, __int64 a, int r);
CVTSI2SD __m128d _mm_cvtsi64_sd(__m128d s, __int64 a);
CVTSI2SD __m128d_mm_cvtsi32_sd(__m128d a, int b);

SIMD 浮点 例外

Precision.

其他例外

VEX-encoded 指令,参见表2-20,"Type 3类例外条件",如果W1;其他参见表2-22,"Type 5类例外条件".

EVEX-encoded指令,参见表2-50"Type E3NF类例外条件",如果是W1;其他参见表2-61"Type E10NF类例外条件".

来源