Vesta
中文
源代码

DIVSS

除以 标量 单精度浮点 值

stableVMJITAOTinstruction

编码

操作码指令Op/En64 位兼容/传统说明
F3 0F 5E /rDIVSS xmm1, xmm2/m32A有效有效将 xmm1 中的低精度单精度浮点值除以 xmm2/m32 中的低精度浮点值.
VEX.LIG.F3.0F.WIG 5E /rVDIVSS xmm1, xmm2, xmm3/m32B有效有效将 xmm2 中的低精度单精度浮点值除以 xmm3/m32 中的低精度浮点值.
EVEX.LLIG.F3.0F.W0 5E /rVDIVSS xmm1 {k1}{z}, xmm2, xmm3/m32{er}C有效有效在OR AVX10.1 xmm2中除去低精度单精度浮点值,在xmm3/m32中除去低精度浮点值.

操作数编码

每个模式对应上表 Op/En 列的一个取值，说明各操作数按书写顺序分别编码在指令的哪个字段，以及指令对它是读、是写还是两者兼有。

A

  1. modrm.reg lectura y escrituraModRM 字节的 reg 字段（第 5-3 位）
  2. modrm.rm lecturaModRM 字节的 r/m 字段（第 2-0 位）；当 mod 字段要求时，还包括 SIB 字节和位移

B

  1. modrm.reg escrituraModRM 字节的 reg 字段（第 5-3 位）
  2. vex.vvvv lecturaVEX 前缀的 vvvv 字段（按位取反）
  3. modrm.rm lecturaModRM 字节的 r/m 字段（第 2-0 位）；当 mod 字段要求时，还包括 SIB 字节和位移

C

  1. modrm.reg escrituraModRM 字节的 reg 字段（第 5-3 位）
  2. evex.vvvv lecturaEVEX 前缀的 vvvv 字段（按位取反）
  3. modrm.rm lecturaModRM 字节的 r/m 字段（第 2-0 位）；当 mod 字段要求时，还包括 SIB 字节和位移

Tupla: Tuple1 Scalar

实测开销

正在从 arch-data 加载实测数据...

说明

除以第一个源代码的低精度浮点值,除以第二个源代码的低精度浮点值,并将一个精度浮点结果存储在目的地运行中. 第二源操作数可以是XMM寄存器,也可以是32位的内存位置.

128位遗产 SSE 版本 : 第一源操作数和目标操作数是相同的. 相应的YMM目的地注册保持不变的位数(MAXVL-1:32).

VEX.128 编码版本 : 第一源操作数是由VEX.vvvv编码的xmm寄存器. 目标操作数的三个高序双字从第一源操作数复制. 目的地的位数(MAXVL-1:128)登记被清零.

EVEX.128 编码版本 : 第一源操作数是由EVEX.vvvv编码的xmm寄存器. 目标操作数在位数127:32的双字元素从第一源操作数复制. 目的地的位数(MAXVL-1:128)登记被清零.

EVEX 版本 : 目的地的低双字元素根据写掩码更新.

软件应确保VDIVSS的编码与VEX.L=0. 用 VEX.L = 1 编码 VDIVSS 可能会在不同处理器代代遇到不可预测的行为.

行动

VDIVSS (EVEX Encoded Version)

IF (EVEX.b = 1) AND SRC2 *is a register*

     THEN

     SET_ROUNDING_MODE_FOR_THIS_INSTRUCTION(EVEX.RC);

     ELSE

     SET_ROUNDING_MODE_FOR_THIS_INSTRUCTION(MXCSR.RC);

FI;

IF k1[0] or *no writemask*

     THEN DEST[31:0] := SRC1[31:0] / SRC2[31:0]

     ELSE

     IF *merging-masking*                 ; merging-masking

           THEN *DEST[31:0] remains unchanged*

           ELSE                           ; zeroing-masking

           THEN DEST[31:0] := 0

     FI;

FI;

DEST[127:32] := SRC1[127:32]

DEST[MAXVL-1:128] := 0

VDIVSS (VEX.128 Encoded Version)
DEST[31:0] := SRC1[31:0] / SRC2[31:0]
DEST[127:32] := SRC1[127:32]
DEST[MAXVL-1:128] := 0

DIVSS (128-bit Legacy SSE Version)
DEST[31:0] := DEST[31:0] / SRC[31:0]
DEST[MAXVL-1:32] (Unmodified)

Intel C/C++ 内在编译器

VDIVSS __m128 _mm_mask_div_ss(__m128 s, __mmask8 k, __m128 a, __m128 b);
VDIVSS __m128 _mm_maskz_div_ss( __mmask8 k, __m128 a, __m128 b);
VDIVSS __m128 _mm_div_round_ss( __m128 a, __m128 b, int);
VDIVSS __m128 _mm_mask_div_round_ss(__m128 s, __mmask8 k, __m128 a, __m128 b, int);
VDIVSS __m128 _mm_maskz_div_round_ss( __mmask8 k, __m128 a, __m128 b, int);
DIVSS __m128 _mm_div_ss(__m128 a, __m128 b);

SIMD 浮点 例外

Overflow, Underflow, Invalid, Divide-by-Zero, Precision, Denormal.

其他例外

VEX-encoded 指令,参见表2-20,"Type 3 Class Exception条件". EVEX-encoded 指令,参见表2-49,"Type E3 Class Exceptity条件".

来源