Vesta
中文
源代码

MINSS

返回最小 标量 单精度浮点 值

stableVMJITAOTinstruction

编码

操作码指令Op/En64 位兼容/传统说明
F3 0F 5D /rMINSS xmm1,xmm2/m32A有效有效返回 标量 单精度浮点 在 xmm2/m32 和 xmm1 之间的最小值 。
VEX.LIG.F3.0F.WIG 5D /rVMINSS xmm1,xmm2, xmm3/m32B有效有效返回 标量 单精度浮点 在 xmm3/m32 和 xmm2 之间的最小值 。
EVEX.LLIG.F3.0F.W0 5D /rVMINSS xmm1 {k1}{z}, xmm2, xmm3/m32{sae}C有效有效返回 标量 单精度浮点 OR AVX10.1 在 xmm3/m32 和 xmm2 之间的最小值.

操作数编码

每个模式对应上表 Op/En 列的一个取值，说明各操作数按书写顺序分别编码在指令的哪个字段，以及指令对它是读、是写还是两者兼有。

A

  1. modrm.reg lectura y escrituraModRM 字节的 reg 字段（第 5-3 位）
  2. modrm.rm lecturaModRM 字节的 r/m 字段（第 2-0 位）；当 mod 字段要求时，还包括 SIB 字节和位移

B

  1. modrm.reg escrituraModRM 字节的 reg 字段（第 5-3 位）
  2. vex.vvvv lecturaVEX 前缀的 vvvv 字段（按位取反）
  3. modrm.rm lecturaModRM 字节的 r/m 字段（第 2-0 位）；当 mod 字段要求时，还包括 SIB 字节和位移

C

  1. modrm.reg escrituraModRM 字节的 reg 字段（第 5-3 位）
  2. evex.vvvv lecturaEVEX 前缀的 vvvv 字段（按位取反）
  3. modrm.rm lecturaModRM 字节的 r/m 字段（第 2-0 位）；当 mod 字段要求时，还包括 SIB 字节和位移

Tupla: Tuple1 Scalar

实测开销

正在从 arch-data 加载实测数据...

说明

比较第一源操作数和第二源操作数中的低值单精度浮点,并将最小值返回到目标操作数的低双词.

如果所比较的值都是0.0s(其中任何一个符号),则返回第二源操作数中的值。 如果在第二个 操作数 中的值是 SNaN,则SNaN 返回目的地不变(即不返回 SNaN 的 QNaN 版本).

如果这个指令只有一个值是NaN(SNAN或QNaN),则将第二源操作数,即NaN或有效的浮点值写入结果. 如果不是这个行为,则需要返回源操作数中的NaN,那么MINSD的动作可以使用一个指令序列来模拟,例如AND,ANDN,和OR的比较.

第二源操作数可以是XMM寄存器,也可以是32位的内存位置. 第一个来源和目标操作数是XMM登记册.

128位遗产 SSE 版本 : 目的地和第一源操作数相同. 相应的目的地注册保持不变的位数(MAXVL:32).

VEX.128和EVEX编码版本: 第一源操作数是由(E)VEX.vvvv编码的xmm寄存器. XMM注册目的地的比特(127:32)从第一源操作数中的相应比特复制. 目的地的位数(MAXVL-1:128)登记被清零.

EVEX 编码版本 : 目标操作数的低双字元素根据写掩码更新.

软件应确保VMINSS的编码与VEX.L=0. 用 VEX.L = 1 编码 VMINSS 可能会在不同处理器代代遇到不可预测的行为.

行动

MIN(SRC1, SRC2)
{

    IF ((SRC1 = 0.0) and (SRC2 = 0.0)) THEN DEST := SRC2;
          ELSE IF (SRC1 = NaN) THEN DEST := SRC2; FI;
          ELSE IF (SRC2 = NaN) THEN DEST := SRC2; FI;
          ELSE IF (SRC1 < SRC2) THEN DEST := SRC1;
          ELSE DEST := SRC2;

    FI;
}

MINSS (EVEX Encoded Version)

IF k1[0] or *no writemask*

     THEN DEST[31:0] := MIN(SRC1[31:0], SRC2[31:0])

     ELSE

     IF *merging-masking*                  ; merging-masking

           THEN *DEST[31:0] remains unchanged*

           ELSE                            ; zeroing-masking

           THEN DEST[31:0] := 0

     FI;

FI;

DEST[127:32] := SRC1[127:32]

DEST[MAXVL-1:128] := 0

VMINSS (VEX.128 Encoded Version)
DEST[31:0] := MIN(SRC1[31:0], SRC2[31:0])
DEST[127:32] := SRC1[127:32]
DEST[MAXVL-1:128] := 0

MINSS (128-bit Legacy SSE Version)
DEST[31:0] := MIN(SRC1[31:0], SRC2[31:0])
DEST[MAXVL-1:128] (Unmodified)

Intel C/C++ 内在编译器

VMINSS __m128 _mm_min_round_ss( __m128 a, __m128 b, int);
VMINSS __m128 _mm_mask_min_round_ss(__m128 s, __mmask8 k, __m128 a, __m128 b, int);
VMINSS __m128 _mm_maskz_min_round_ss( __mmask8 k, __m128 a, __m128 b, int);
MINSS __m128 _mm_min_ss(__m128 a, __m128 b);

SIMD 浮点 例外

无效( 包含 QNaN 源操作数), 异常 。

其他例外

Non-EVEX-encoded discription,参见表2-19,"第2类例外条件". EVEX-encoded discription,参见表2-48,"第E2类例外条件".

来源