Vesta
中文
源代码

MOVDQU, VMOVDQU8, VMOVDQU16, VMOVDQU32, VMOVDQU64

移动未对齐的组合整数

stableVMJITAOTinstruction

编码

操作码指令Op/En64 位兼容/传统说明
F3 0F 6F /rMOVDQU xmm1, xmm2/m128A有效有效将不匹配的组合整数从 xmm2/m128 移动到 xmm1 。
F3 0F 7F /rMOVDQU xmm2/m128, xmm1B有效有效将不匹配的组合整数从 xmm1 移动到 xmm2/m128 。
VEX.128.F3.0F.WIG 6F /rVMOVDQU xmm1, xmm2/m128A有效有效将不匹配的组合整数从 xmm2/m128 移动到 xmm1 。
VEX.128.F3.0F.WIG 7F /rVMOVDQU xmm2/m128, xmm1B有效有效将不匹配的组合整数从 xmm1 移动到 xmm2/m128 。
VEX.256.F3.0F.WIG 6F /rVMOVDQU ymm1, ymm2/m256A有效有效将不匹配的组合整数从 ymm2/m256 移动到 ymm1 。
VEX.256.F3.0F.WIG 7F /rVMOVDQU ymm2/m256, ymm1B有效有效将不匹配的组合整数从 ymm1 移动到 ymm2/m256 。
EVEX.128.F2.0F.W0 6F /rVMOVDQU8 xmm1 {k1}{z}, xmm2/m128C有效有效使用 writemask k1 将未组合的字节整数值 AVX512BW OR AVX10.1 从 xmm2/m128 移动到 xmm1 。
EVEX.256.F2.0F.W0 6F /rVMOVDQU8 ymm1 {k1}{z}, ymm2/m256C有效有效使用 writemask k1 将未组合的字节整数值 AVX512BW OR AVX10.1 从 ymm2/m256 移动到 ymm1 。
EVEX.512.F2.0F.W0 6F /rVMOVDQU8 zmm1 {k1}{z}, zmm2/m512C有效有效使用 写掩码 k1 将未对齐的字节组合整数 OR AVX10.1 从 zmm2/m512 移动到 zmm1 。
EVEX.128.F2.0F.W0 7F /rVMOVDQU8 xmm2/m128 {k1}{z}, xmm1D有效有效使用 writemask k1 将未组合的字节整数值 AVX512BW OR AVX10.1 从 xmm1 移动到 xmm2/m128 。
EVEX.256.F2.0F.W0 7F /rVMOVDQU8 ymm2/m256 {k1}{z}, ymm1D有效有效使用 writemask k1 将未组合的字节整数值 AVX512BW OR AVX10.1 从 ymm1 移动到 ymm2/m256 。
EVEX.512.F2.0F.W0 7F /rVMOVDQU8 zmm2/m512 {k1}{z}, zmm1D有效有效使用 写掩码 k1 将未对齐的字节组合整数 OR AVX10.1 从 zmm1 移动到 zmm2/m512 。
EVEX.128.F2.0F.W1 6F /rVMOVDQU16 xmm1 {k1}{z}, xmm2/m128C有效有效使用 写掩码 k1 将未对齐的组合字整数 AVX512BW OR AVX10.1 值从 xmm2/m128 移动到 xmm1 。
EVEX.256.F2.0F.W1 6F /rVMOVDQU16 ymm1 {k1}{z}, ymm2/m256C有效有效使用 写掩码 k1 将未对齐的组合字整数 AVX512BW OR AVX10.1 值从 ymm2/m256 移动到 ymm1 。
EVEX.512.F2.0F.W1 6F /rVMOVDQU16 zmm1 {k1}{z}, zmm2/m512C有效有效使用 写掩码 k1 将未对齐的组合字整数或 AVX10.1 值从 zmm2/m512 移动到 zmm1 。
EVEX.128.F2.0F.W1 7F /rVMOVDQU16 xmm2/m128 {k1}{z}, xmm1D有效有效使用 写掩码 k1 将未对齐的组合字整数 AVX512BW OR AVX10.1 值从 xmm1 移动到 xmm2/m128 。
EVEX.256.F2.0F.W1 7F /rVMOVDQU16 ymm2/m256 {k1}{z}, ymm1D有效有效使用 写掩码 k1 将未对齐的组合字整数 AVX512BW OR AVX10.1 值从 ymm1 移动到 ymm2/m256 。
EVEX.512.F2.0F.W1 7F /rVMOVDQU16 zmm2/m512 {k1}{z}, zmm1 Opcode/ InstructionD有效有效使用 写掩码 k1 将未对齐的集合词整数 OR AVX10.1 值从 zmm1 移动到 zmm2/m512 。 Op/En 64/32 位元 CPUID 特性描述模式支持旗
EVEX.128.F3.0F.W0 6F /rVMOVDQU32 xmm1 {k1}{z}, xmm2/mm128C有效有效使用 写掩码 k1 将未组合的双词 AVX512F OR AVX10.1 整数从 xmm2/m128 移动到 xmm1 。
EVEX.256.F3.0F.W0 6F /rVMOVDQU32 ymm1 {k1}{z}, ymm2/m256C有效有效使用 写掩码 k1 将未组合的双词 AVX512F OR AVX10.1 整数从 ymm2/m256 移动到 ymm1 。
EVEX.512.F3.0F.W0 6F /rVMOVDQU32 zmm1 {k1}{z}, zmm2/m512C有效有效使用 写掩码 k1 将不匹配的打包双字或 AVX10.1 整数从 zmm2/m512 移动到 zmm1 。
EVEX.128.F3.0F.W0 7F /rVMOVDQU32 xmm2/m128 {k1}{z}, xmm1D有效有效使用 写掩码 k1 将未组合的双词 AVX512F OR AVX10.1 整数从 xmm1 移动到 xmm2/m128 。
EVEX.256.F3.0F.W0 7F /rVMOVDQU32 ymm2/m256 {k1}{z}, ymm1D有效有效使用 写掩码 k1 将未组合的双词 AVX512F OR AVX10.1 整数从 ymm1 移动到 ymm2/m256 。
EVEX.512.F3.0F.W0 7F /rVMOVDQU32 zmm2/m512 {k1}{z}, zmm1D有效有效使用 写掩码 k1 将不匹配的打包双字或 AVX10.1 整数从 zmm1 移动到 zmm2/m512 。
EVEX.128.F3.0F.W1 6F /rVMOVDQU64 xmm1 {k1}{z}, xmm2/m128C有效有效使用 写掩码 或 k1 将未组合的四字整数 AVX512F 或 AVX10.1 值从 xmm2/m128 移动到 xmm1 。
EVEX.256.F3.0F.W1 6F /rVMOVDQU64 ymm1 {k1}{z}, ymm2/m256C有效有效使用 写掩码 或 k1 将未组合的四字整数 AVX512F 或 AVX10.1 值从 ymm2/m256 移动到 ymm1 。
EVEX.512.F3.0F.W1 6F /rVMOVDQU64 zmm1 {k1}{z}, zmm2/m512C有效有效使用 写掩码 k1 将未对齐的四字组整数或 AVX10.1 值从 zmm2/m512 移动到 zmm1 。
EVEX.128.F3.0F.W1 7F /rVMOVDQU64 xmm2/m128 {k1}{z}, xmm1D有效有效使用 写掩码 或 k1 将未组合的四字整数 AVX512F 或 AVX10.1 值从 xmm1 移动到 xmm2/m128 。
EVEX.256.F3.0F.W1 7F /rVMOVDQU64 ymm2/m256 {k1}{z}, ymm1D有效有效使用 写掩码 或 k1 将未组合的四字整数 AVX512F 或 AVX10.1 值从 ymm1 移动到 ymm2/m256 。
EVEX.512.F3.0F.W1 7F /rVMOVDQU64 zmm2/m512 {k1}{z}, zmm1D有效有效使用 写掩码 k1 将未对齐的四字组整数或 AVX10.1 值从 zmm1 移动到 zmm2/m512 。

操作数编码

每个模式对应上表 Op/En 列的一个取值，说明各操作数按书写顺序分别编码在指令的哪个字段，以及指令对它是读、是写还是两者兼有。

A

  1. modrm.reg escrituraModRM 字节的 reg 字段（第 5-3 位）
  2. modrm.rm lecturaModRM 字节的 r/m 字段（第 2-0 位）；当 mod 字段要求时，还包括 SIB 字节和位移

B

  1. modrm.rm escrituraModRM 字节的 r/m 字段（第 2-0 位）；当 mod 字段要求时，还包括 SIB 字节和位移
  2. modrm.reg lecturaModRM 字节的 reg 字段（第 5-3 位）

C

  1. modrm.reg escrituraModRM 字节的 reg 字段（第 5-3 位）
  2. modrm.rm lecturaModRM 字节的 r/m 字段（第 2-0 位）；当 mod 字段要求时，还包括 SIB 字节和位移

Tupla: Full Mem

D

  1. modrm.rm escrituraModRM 字节的 r/m 字段（第 2-0 位）；当 mod 字段要求时，还包括 SIB 字节和位移
  2. modrm.reg lecturaModRM 字节的 reg 字段（第 5-3 位）

Tupla: Full Mem

实测开销

正在从 arch-data 加载实测数据...

说明

说明: VEX.vvvv和EVEX.vvvv是保留的,必须是1111b,否则指令会#UD. EVEX 编码版本 :

将128,256或512位的打包字节/字节/双字节/四字整数值从源操作数(第二个操作数)移动到目标操作数(第一个操作数). 此指令可用于从 内存位置 中加载矢量寄存器,将矢量寄存器的内容存储到 内存位置 中,或者在两个矢量寄存器之间移动数据.

目标操作数在8位(VMOVDQU8),16位(VMOVDQU16),32位(VMOVDQU32),或64位(VMOVDQU64)颗粒度上根据写掩码进行更新.

VEX.256 编码版本 :

从 源操作数(第二个 操作数) 移动256 位组合整数值到 目标操作数(第一个 操作数) . 本指令可用于从256位的内存位置加载一个YMM寄存器,将一个YMM寄存器的内容存储到256位的内存位置寄存器中,或者在两个YMM寄存器之间移动数据.

目的地的比特(MAXVL-1:256)注册被清零.

128-bit versions:

从 源操作数(第二个 操作数) 移动128 位块整数到 目标操作数(第一个 操作数) . 本指令可用于从128位的内存位置装入XMM寄存器,将XMM寄存器的内容存储到128位的内存位置寄存器中,或者在两个XMM寄存器之间移动数据.

128位遗产 SSE 版本 : 对应目的地的比特(MAXVL-1:128)注册保持不变.

当来源或目标操作数为内存操作数时,操作数可能不与任何对齐,而不会生成一般保护例外(#GP)

VEX.128 编码版本 : 目的地的位数(MAXVL-1:128)登记被清零.

行动

VMOVDQU8 (EVEX Encoded Versions, Register-Copy Form)

(KL, VL) = (16, 128), (32, 256), (64, 512)

FOR j := 0 TO KL-1

i := j * 8

IF k1[j] OR *no writemask*

     THEN DEST[i+7:i] := SRC[i+7:i]

     ELSE

            IF *merging-masking*            ; merging-masking

                THEN *DEST[i+7:i] remains unchanged*

                ELSE DEST[i+7:i] := 0       ; zeroing-masking

            FI

FI;

ENDFOR

DEST[MAXVL-1:VL] := 0


VMOVDQU8 (EVEX Encoded Versions, Store-Form)    ; merging-masking
(KL, VL) = (16, 128), (32, 256), (64, 512)
FOR j := 0 TO KL-1

    i := j * 8
    IF k1[j] OR *no writemask*

          THEN DEST[i+7:i] :=
                SRC[i+7:i]

          ELSE *DEST[i+7:i] remains unchanged*
    FI;
ENDFOR;

VMOVDQU8 (EVEX Encoded Versions, Load-Form)

(KL, VL) = (16, 128), (32, 256), (64, 512)

FOR j := 0 TO KL-1

i := j * 8

IF k1[j] OR *no writemask*

     THEN DEST[i+7:i] := SRC[i+7:i]

     ELSE

             IF *merging-masking*           ; merging-masking

                 THEN *DEST[i+7:i] remains unchanged*

                 ELSE DEST[i+7:i] := 0      ; zeroing-masking

             FI

FI;

ENDFOR

DEST[MAXVL-1:VL] := 0

VMOVDQU16 (EVEX Encoded Versions, Register-Copy Form)

(KL, VL) = (8, 128), (16, 256), (32, 512)

FOR j := 0 TO KL-1

i := j * 16

IF k1[j] OR *no writemask*

     THEN DEST[i+15:i] := SRC[i+15:i]

     ELSE

             IF *merging-masking*           ; merging-masking

                 THEN *DEST[i+15:i] remains unchanged*

                 ELSE DEST[i+15:i] := 0     ; zeroing-masking

             FI

FI;

ENDFOR

DEST[MAXVL-1:VL] := 0

VMOVDQU16 (EVEX Encoded Versions, Store-Form)

(KL, VL) = (8, 128), (16, 256), (32, 512)

FOR j := 0 TO KL-1

i := j * 16

IF k1[j] OR *no writemask*

     THEN DEST[i+15:i] :=

             SRC[i+15:i]

     ELSE *DEST[i+15:i] remains unchanged*      ; merging-masking

FI;

ENDFOR;


VMOVDQU16 (EVEX Encoded Versions, Load-Form)

(KL, VL) = (8, 128), (16, 256), (32, 512)

FOR j := 0 TO KL-1

i := j * 16

IF k1[j] OR *no writemask*

     THEN DEST[i+15:i] := SRC[i+15:i]

     ELSE

             IF *merging-masking*           ; merging-masking

                 THEN *DEST[i+15:i] remains unchanged*

                 ELSE DEST[i+15:i] := 0     ; zeroing-masking

             FI

FI;

ENDFOR

DEST[MAXVL-1:VL] := 0

VMOVDQU32 (EVEX Encoded Versions, Register-Copy Form)

(KL, VL) = (4, 128), (8, 256), (16, 512)

FOR j := 0 TO KL-1

i := j * 32

IF k1[j] OR *no writemask*

     THEN DEST[i+31:i] := SRC[i+31:i]

     ELSE

             IF *merging-masking*           ; merging-masking

                 THEN *DEST[i+31:i] remains unchanged*

                 ELSE DEST[i+31:i] := 0     ; zeroing-masking

             FI

FI;

ENDFOR

DEST[MAXVL-1:VL] := 0

VMOVDQU32 (EVEX Encoded Versions, Store-Form)

(KL, VL) = (4, 128), (8, 256), (16, 512)

FOR j := 0 TO KL-1

i := j * 32

IF k1[j] OR *no writemask*

     THEN DEST[i+31:i] :=

             SRC[i+31:i]

     ELSE *DEST[i+31:i] remains unchanged*     ; merging-masking

FI;

ENDFOR;

VMOVDQU32 (EVEX Encoded Versions, Load-Form)

(KL, VL) = (4, 128), (8, 256), (16, 512)

FOR j := 0 TO KL-1

i := j * 32

IF k1[j] OR *no writemask*

     THEN DEST[i+31:i] := SRC[i+31:i]

     ELSE

             IF *merging-masking*           ; merging-masking

                 THEN *DEST[i+31:i] remains unchanged*

                 ELSE DEST[i+31:i] := 0     ; zeroing-masking

             FI

FI;

ENDFOR


DEST[MAXVL-1:VL] := 0

VMOVDQU64 (EVEX Encoded Versions, Register-Copy Form)

(KL, VL) = (2, 128), (4, 256), (8, 512)

FOR j := 0 TO KL-1

i := j * 64

IF k1[j] OR *no writemask*

     THEN DEST[i+63:i] := SRC[i+63:i]

     ELSE

             IF *merging-masking*           ; merging-masking

                 THEN *DEST[i+63:i] remains unchanged*

                 ELSE DEST[i+63:i] := 0     ; zeroing-masking

             FI

FI;

ENDFOR

DEST[MAXVL-1:VL] := 0

VMOVDQU64 (EVEX Encoded Versions, Store-Form)

(KL, VL) = (2, 128), (4, 256), (8, 512)

FOR j := 0 TO KL-1

i := j * 64

IF k1[j] OR *no writemask*

     THEN DEST[i+63:i] := SRC[i+63:i]

     ELSE *DEST[i+63:i] remains unchanged*     ; merging-masking

    FI;
ENDFOR;

VMOVDQU64 (EVEX Encoded Versions, Load-Form)

(KL, VL) = (2, 128), (4, 256), (8, 512)

FOR j := 0 TO KL-1

i := j * 64

IF k1[j] OR *no writemask*

     THEN DEST[i+63:i] := SRC[i+63:i]

     ELSE

             IF *merging-masking*           ; merging-masking

                 THEN *DEST[i+63:i] remains unchanged*

                 ELSE DEST[i+63:i] := 0     ; zeroing-masking

             FI

FI;

ENDFOR

DEST[MAXVL-1:VL] := 0

VMOVDQU (VEX.256 Encoded Version, Load - and Register Copy)
DEST[255:0] := SRC[255:0]
DEST[MAXVL-1:256] := 0

VMOVDQU (VEX.256 Encoded Version, Store-Form)
DEST[255:0] := SRC[255:0]

VMOVDQU (VEX.128 encoded version)
DEST[127:0] := SRC[127:0]
DEST[MAXVL-1:128] := 0


VMOVDQU (128-bit Load- and Register-Copy- Form Legacy SSE Version)
DEST[127:0] := SRC[127:0]
DEST[MAXVL-1:128] (Unmodified)

(V)MOVDQU (128-bit Store-Form Version)
DEST[127:0] := SRC[127:0]

Intel C/C++ 内在编译器

VMOVDQU16 __m512i _mm512_mask_loadu_epi16(__m512i s, __mmask32 k, void * sa);
VMOVDQU16 __m512i _mm512_maskz_loadu_epi16( __mmask32 k, void * sa);
VMOVDQU16 void _mm512_mask_storeu_epi16(void * d, __mmask32 k, __m512i a);
VMOVDQU16 __m256i _mm256_mask_loadu_epi16(__m256i s, __mmask16 k, void * sa);
VMOVDQU16 __m256i _mm256_maskz_loadu_epi16( __mmask16 k, void * sa);
VMOVDQU16 void _mm256_mask_storeu_epi16(void * d, __mmask16 k, __m256i a);
VMOVDQU16 __m128i _mm_mask_loadu_epi16(__m128i s, __mmask8 k, void * sa);
VMOVDQU16 __m128i _mm_maskz_loadu_epi16( __mmask8 k, void * sa);
VMOVDQU16 void _mm_mask_storeu_epi16(void * d, __mmask8 k, __m128i a);
VMOVDQU32 __m512i _mm512_loadu_epi32( void * sa);
VMOVDQU32 __m512i _mm512_mask_loadu_epi32(__m512i s, __mmask16 k, void * sa);
VMOVDQU32 __m512i _mm512_maskz_loadu_epi32( __mmask16 k, void * sa);
VMOVDQU32 void _mm512_storeu_epi32(void * d, __m512i a);
VMOVDQU32 void _mm512_mask_storeu_epi32(void * d, __mmask16 k, __m512i a);
VMOVDQU32 __m256i _mm256_mask_loadu_epi32(__m256i s, __mmask8 k, void * sa);
VMOVDQU32 __m256i _mm256_maskz_loadu_epi32( __mmask8 k, void * sa);
VMOVDQU32 void _mm256_storeu_epi32(void * d, __m256i a);
VMOVDQU32 void _mm256_mask_storeu_epi32(void * d, __mmask8 k, __m256i a);
VMOVDQU32 __m128i _mm_mask_loadu_epi32(__m128i s, __mmask8 k, void * sa);
VMOVDQU32 __m128i _mm_maskz_loadu_epi32( __mmask8 k, void * sa);
VMOVDQU32 void _mm_storeu_epi32(void * d, __m128i a);
VMOVDQU32 void _mm_mask_storeu_epi32(void * d, __mmask8 k, __m128i a);
VMOVDQU64 __m512i _mm512_loadu_epi64( void * sa);
VMOVDQU64 __m512i _mm512_mask_loadu_epi64(__m512i s, __mmask8 k, void * sa);
VMOVDQU64 __m512i _mm512_maskz_loadu_epi64( __mmask8 k, void * sa);
VMOVDQU64 void _mm512_storeu_epi64(void * d, __m512i a);
VMOVDQU64 void _mm512_mask_storeu_epi64(void * d, __mmask8 k, __m512i a);
VMOVDQU64 __m256i _mm256_mask_loadu_epi64(__m256i s, __mmask8 k, void * sa);
VMOVDQU64 __m256i _mm256_maskz_loadu_epi64( __mmask8 k, void * sa);
VMOVDQU64 void _mm256_storeu_epi64(void * d, __m256i a);
VMOVDQU64 void _mm256_mask_storeu_epi64(void * d, __mmask8 k, __m256i a);
VMOVDQU64 __m128i _mm_mask_loadu_epi64(__m128i s, __mmask8 k, void * sa);
VMOVDQU64 __m128i _mm_maskz_loadu_epi64( __mmask8 k, void * sa);
VMOVDQU64 void _mm_storeu_epi64(void * d, __m128i a);
VMOVDQU64 void _mm_mask_storeu_epi64(void * d, __mmask8 k, __m128i a);
VMOVDQU8 __m512i _mm512_mask_loadu_epi8(__m512i s, __mmask64 k, void * sa);
VMOVDQU8 __m512i _mm512_maskz_loadu_epi8( __mmask64 k, void * sa);
VMOVDQU8 void _mm512_mask_storeu_epi8(void * d, __mmask64 k, __m512i a);
VMOVDQU8 __m256i _mm256_mask_loadu_epi8(__m256i s, __mmask32 k, void * sa);
VMOVDQU8 __m256i _mm256_maskz_loadu_epi8( __mmask32 k, void * sa);
VMOVDQU8 void _mm256_mask_storeu_epi8(void * d, __mmask32 k, __m256i a);
VMOVDQU8 __m128i _mm_mask_loadu_epi8(__m128i s, __mmask16 k, void * sa);
VMOVDQU8 __m128i _mm_maskz_loadu_epi8( __mmask16 k, void * sa);
VMOVDQU8 void _mm_mask_storeu_epi8(void * d, __mmask16 k, __m128i a);
MOVDQU __m256i _mm256_loadu_si256 (__m256i * p);
MOVDQU _mm256_storeu_si256(_m256i *p, __m256i a);
MOVDQU __m128i _mm_loadu_si128 (__m128i * p);
MOVDQU _mm_storeu_si128(__m128i *p, __m128i a);

SIMD 浮点 例外

None.

其他例外

Non-EVEX-encoded discription,参见表2-21"第4类例外条件".

EVEX-encoded 指令,参见表2-51中的例外类型E4.nb,"Type E4类例外条件".

Additionally:

#UD               If EVEX.vvvv != 1111B or VEX.vvvv != 1111B.

来源