Vesta
中文
源代码

MOVLPS

移动低 打包单精度浮点值

stableVMJITAOTinstruction

编码

操作码指令Op/En64 位兼容/传统说明
NP 0F 12 /rMOVLPS xmm1, m64A有效有效将两个打包单精度浮点值从m64移动到xmm1的低四字.
VEX.128.0F.WIG 12 /rVMOVLPS xmm2, xmm1, m64B有效有效将m64的2个打包单精度浮点值和xmm1的高四字合并.
EVEX.128.0F.W0 12 /rVMOVLPS xmm2, xmm1, m64D有效有效从 m64 合并两个 打包单精度浮点值 OR AVX10.1 和 xmm1 的高四字.
0F 13/rMOVLPS m64, xmm1C有效有效将两个打包单精度浮点值从xmm1的低四字移动到m64.
VEX.128.0F.WIG 13/rVMOVLPS m64, xmm1C有效有效将两个打包单精度浮点值从xmm1的低四字移动到m64.
EVEX.128.0F.W0 13/rVMOVLPS m64, xmm1E有效有效将两个 打包单精度浮点值 OR AVX10.1 从 xmm1 的低四字移动到 m64 。

操作数编码

每个模式对应上表 Op/En 列的一个取值，说明各操作数按书写顺序分别编码在指令的哪个字段，以及指令对它是读、是写还是两者兼有。

A

  1. modrm.reg lectura y escrituraModRM 字节的 reg 字段（第 5-3 位）
  2. modrm.rm lecturaModRM 字节的 r/m 字段（第 2-0 位）；当 mod 字段要求时，还包括 SIB 字节和位移

B

  1. modrm.reg escrituraModRM 字节的 reg 字段（第 5-3 位）
  2. vex.vvvv lecturaVEX 前缀的 vvvv 字段（按位取反）
  3. modrm.rm lecturaModRM 字节的 r/m 字段（第 2-0 位）；当 mod 字段要求时，还包括 SIB 字节和位移

C

  1. modrm.rm escrituraModRM 字节的 r/m 字段（第 2-0 位）；当 mod 字段要求时，还包括 SIB 字节和位移
  2. modrm.reg lecturaModRM 字节的 reg 字段（第 5-3 位）

D

  1. modrm.reg escrituraModRM 字节的 reg 字段（第 5-3 位）
  2. evex.vvvv lecturaEVEX 前缀的 vvvv 字段（按位取反）
  3. modrm.rm lecturaModRM 字节的 r/m 字段（第 2-0 位）；当 mod 字段要求时，还包括 SIB 字节和位移

Tupla: Tuple2

E

  1. modrm.rm escrituraModRM 字节的 r/m 字段（第 2-0 位）；当 mod 字段要求时，还包括 SIB 字节和位移
  2. modrm.reg lecturaModRM 字节的 reg 字段（第 5-3 位）

Tupla: Tuple2

实测开销

正在从 arch-data 加载实测数据...

说明

此指令不能用于寄存器注册或内存移动.

128位遗产 SSE 负载 :

将两个打包单精度浮点值从源代码64位内存操作数移动,并将其存储在目的地XMM登记册的低64位. XMM寄存器的上层64位保存. 相应的目的地登记册中的位数(MAXVL-1:128)被保留.

VEX.128 & EVEX 编码载荷 :

从源头装入两个打包单精度浮点值的64位内存操作数(第三个操作数),将其与第一源操作数(第二个操作数)的上64位合并,并存储在目的地注册簿(第一个操作数)的低128位. 对应目的地的比特(MAXVL-1:128)注册被清零.

128-bit store:

从XMM注册源的低64位(第二个操作数)装入两个打包单精度浮点值到64位内存位置(第一个操作数).

说明: VMOVLPS(商店)(VEX.128.0F 13 /r)是合法的,与现有的0F 13商店有相同的行为. 对于VMOVLPS(商店),VEX.vvvv和EVEX.vvvv是保留的,必须是1111b,否则指令会#UD.

如果VMOVLPS被用VEX.L或EVEX.L'L=1编码,试图执行用VEX.L或EVEX.L'L=1编码的指令,将会导致#UD例外.

行动

MOVLPS (128-bit Legacy SSE Load)
DEST[63:0] := SRC[63:0]
DEST[MAXVL-1:64] (Unmodified)


VMOVLPS (VEX.128 & EVEX Encoded Load)
DEST[63:0] := SRC2[63:0]
DEST[127:64] := SRC1[127:64]
DEST[MAXVL-1:128] := 0

VMOVLPS (Store)
DEST[63:0] := SRC[63:0]

Intel C/C++ 内在编译器

MOVLPS __m128 _mm_loadl_pi ( __m128 a, __m64 *p) MOVLPS void _mm_storel_pi (__m64 *p, __m128 a);

SIMD 浮点 例外

None.

其他例外

Non-EVEX-encoded discription,参见表2-22,"第5类例外条件",另外还有:

#UD               If VEX.L = 1.

EVEX-encoded discription,参见表2-59"Type E9NF类例外条件".

来源