Vesta
中文
源代码

PAVGB, PAVGW

平均包装整数

stableVMJITAOTinstruction

编码

操作码指令Op/En64 位兼容/传统说明
NP 0F E0 /r1PAVGB mm1, mm2/m64A有效有效Mm2/m64和mm1的平均无符号字节整数带有四舍五入。
66 0F E0, /rPAVGB xmm1, xmm2/m128A有效有效Xmm2/m128和xmm1的平均无符号字节整数带有四舍五入。
NP 0F E3 /r1PAVGW mm1, mm2/m64A有效有效从 mm2/m64 和 mm1 平均打包的无符号单词整数,四舍五入.
66 0F E3 /rPAVGW xmm1, xmm2/m128A有效有效从 xmm2/m128 和 xmm1 平均打包的无符号单词整数,四舍五入.
VEX.128.66.0F.WIG E0 /rVPAVGB xmm1, xmm2, xmm3/m128B有效有效Xmm3/m128和xmm2的平均无符号字节整数带有四舍五入。
VEX.128.66.0F.WIG E3 /rVPAVGW xmm1, xmm2, xmm3/m128B有效有效从 xmm3/m128 和 xmm2 平均打包的无符号单词整数,四舍五入.
VEX.256.66.0F.WIG E0 /rVPAVGB ymm1, ymm2, ymm3/m256B有效有效从 ymm2 和 ymm3/m256 平均打包的无符号字节整数,带有四舍五入并存储到 ymm1 。
VEX.256.66.0F.WIG E3 /rVPAVGW ymm1, ymm2, ymm3/m256B有效有效从 ymm2 , ymm3/m256 和 四舍五入到 ymm1 的平均打包无符号字整数.
EVEX.128.66.0F.WIG E0 /rVPAVGB xmm1 {k1}{z}, xmm2, xmm3/m128C有效有效从AVX512BW)OR AVX10.1 xmm2,和xmm3/m128在写掩码 k1下平均打包的无符号字节整数,并存到xmm1.
EVEX.256.66.0F.WIG E0 /rVPAVGB ymm1 {k1}{z}, ymm2, ymm3/m256C有效有效从AVX512BW)OR AVX10.1 ymm2,和ymm3/m256在写掩码 k1下平均打包的无符号字节整数,并存到ymm1.
EVEX.512.66.0F.WIG E0 /rVPAVGB zmm1 {k1}{z}, zmm2, zmm3/m512C有效有效从OR AVX10.1 zmm2 和 zmm3/m512 中平均打包的无符号字节整数,在 写掩码 k1 下四舍五入并存储到 zmm1.
EVEX.128.66.0F.WIG E3 /rVPAVGW xmm1 {k1}{z}, xmm2, xmm3/m128C有效有效从AVX512BW)OR AVX10.1 xmm2,xmm3/m128的平均打包无符号的单词整数,在写作mask k1下四舍五入到xmm1.
EVEX.256.66.0F.WIG E3 /rVPAVGW ymm1 {k1}{z}, ymm2, ymm3/m256C有效有效从AVX512BW)OR AVX10.1 ymm2,ymm3/m256的平均打包无符号的单词整数,在写作mask k1下四舍五入到ymm1.
EVEX.512.66.0F.WIG E3 /rVPAVGW zmm1 {k1}{z}, zmm2, zmm3/m512C有效有效从OR AVX10.1 zmm2,zmm3/m512,在写掩码 k1下四舍五入到zmm1的平均无符号字数整数.

操作数编码

每个模式对应上表 Op/En 列的一个取值，说明各操作数按书写顺序分别编码在指令的哪个字段，以及指令对它是读、是写还是两者兼有。

A

  1. modrm.reg lectura y escrituraModRM 字节的 reg 字段（第 5-3 位）
  2. modrm.rm lecturaModRM 字节的 r/m 字段（第 2-0 位）；当 mod 字段要求时，还包括 SIB 字节和位移

B

  1. modrm.reg escrituraModRM 字节的 reg 字段（第 5-3 位）
  2. vex.vvvv lecturaVEX 前缀的 vvvv 字段（按位取反）
  3. modrm.rm lecturaModRM 字节的 r/m 字段（第 2-0 位）；当 mod 字段要求时，还包括 SIB 字节和位移

C

  1. modrm.reg escrituraModRM 字节的 reg 字段（第 5-3 位）
  2. evex.vvvv lecturaEVEX 前缀的 vvvv 字段（按位取反）
  3. modrm.rm lecturaModRM 字节的 r/m 字段（第 2-0 位）；当 mod 字段要求时，还包括 SIB 字节和位移

Tupla: Full Mem

实测开销

正在从 arch-data 加载实测数据...

说明

执行SIMD从源操作数(第二个操作数)和目标操作数(第一个操作数)中打包的无符号整数平均值,并将结果存储在目标操作数中. 对于第一个和第二个操作数中的每一对对应的数据元素,元素被加在一起,在临时和数中加一个1,结果被右移一个位位位置.

(V)PAVGB指令运行在已打包的无符号字节上,(V)PAVGW指令运行在已打包的无符号字节上.

在64位模式中,没有用VEX/EVEX编码,使用REX前缀形式为REX.R允许此指令访问额外的注册(XMM8-XMM15).

遗产 SSE 指令 : 源操作数可以是MMX技术寄存器或64位内存位置. 目标操作数可以是MMX技术登记册.

128位遗产 SSE 版本 : 第一源操作数是一个XMM登记册. 第二个操作数可以是XMM寄存器或128位内存位置. 目的地与第一个来源的XMM寄存器没有区别,对应寄存器目的地的上位(MAXVL-1:128)没有修改.

EVEX.512 编码版本 : 第一源操作数是一个ZMM登记册. 第二源操作数是一个ZMM的寄存器或512位内存位置. 目标操作数是一个ZMM登记册.

VEX.256和EVEX.256编码版本: 第一源操作数是一个YMM登记册. 第二源操作数是一个YMM的寄存器或256位的内存位置. 目标操作数是一个YMM登记册.

VEX.128和EVEX.128编码版本: 第一源操作数是一个XMM登记册. 第二源操作数是一个XMM的寄存器或128位的内存位置. 目标操作数是一个XMM登记册. 相应的注册目的地被清零的上位位(MAXVL-128).

行动

PAVGB (With 64-bit Operands)
    DEST[7:0] := (SRC[7:0] + DEST[7:0] + 1) >> 1; (* Temp sum before shifting is 9 bits *)
    (* Repeat operation performed for bytes 2 through 6 *)
    DEST[63:56] := (SRC[63:56] + DEST[63:56] + 1) >> 1;

PAVGW (With 64-bit Operands)
    DEST[15:0] := (SRC[15:0] + DEST[15:0] + 1) >> 1; (* Temp sum before shifting is 17 bits *)
    (* Repeat operation performed for words 2 and 3 *)
    DEST[63:48] := (SRC[63:48] + DEST[63:48] + 1) >> 1;

PAVGB (With 128-bit Operands)
    DEST[7:0] := (SRC[7:0] + DEST[7:0] + 1) >> 1; (* Temp sum before shifting is 9 bits *)
    (* Repeat operation performed for bytes 2 through 14 *)
    DEST[127:120] := (SRC[127:120] + DEST[127:120] + 1) >> 1;

PAVGW (With 128-bit Operands)
    DEST[15:0] := (SRC[15:0] + DEST[15:0] + 1) >> 1; (* Temp sum before shifting is 17 bits *)
    (* Repeat operation performed for words 2 through 6 *)
    DEST[127:112] := (SRC[127:112] + DEST[127:112] + 1) >> 1;


VPAVGB (VEX.128 Encoded Version)
    DEST[7:0] := (SRC1[7:0] + SRC2[7:0] + 1) >> 1;
    (* Repeat operation performed for bytes 2 through 15 *)
    DEST[127:120] := (SRC1[127:120] + SRC2[127:120] + 1) >> 1
    DEST[MAXVL-1:128] := 0

VPAVGW (VEX.128 Encoded Version)
    DEST[15:0] := (SRC1[15:0] + SRC2[15:0] + 1) >> 1;
    (* Repeat operation performed for 16-bit words 2 through 7 *)
    DEST[127:112] := (SRC1[127:112] + SRC2[127:112] + 1) >> 1
    DEST[MAXVL-1:128] := 0

VPAVGB (VEX.256 Encoded Instruction)
    DEST[7:0] := (SRC1[7:0] + SRC2[7:0] + 1) >> 1; (* Temp sum before shifting is 9 bits *)
    (* Repeat operation performed for bytes 2 through 31)
    DEST[255:248] := (SRC1[255:248] + SRC2[255:248] + 1) >> 1;

VPAVGW (VEX.256 Encoded Instruction)

DEST[15:0] := (SRC1[15:0] + SRC2[15:0] + 1) >> 1; (* Temp sum before shifting is 17 bits *)

(* Repeat operation performed for words 2 through 15)

DEST[255:14]) := (SRC1[255:240] + SRC2[255:240] + 1) >> 1;

VPAVGB (EVEX encoded versions)

(KL, VL) = (16, 128), (32, 256), (64, 512)

FOR j := 0 TO KL-1

i := j * 8

IF k1[j] OR *no writemask*

     THEN DEST[i+7:i] := (SRC1[i+7:i] + SRC2[i+7:i] + 1) >> 1; (* Temp sum before shifting is 9 bits *)

     ELSE

             IF *merging-masking*           ; merging-masking

                 THEN *DEST[i+7:i] remains unchanged*

                 ELSE *zeroing-masking*     ; zeroing-masking

                    DEST[i+7:i] = 0

             FI

FI;

ENDFOR;

DEST[MAXVL-1:VL] := 0

VPAVGW (EVEX Encoded Versions)

(KL, VL) = (8, 128), (16, 256), (32, 512)

FOR j := 0 TO KL-1

i := j * 16

IF k1[j] OR *no writemask*

     THEN DEST[i+15:i] := (SRC1[i+15:i] + SRC2[i+15:i] + 1) >> 1

                                            ; (* Temp sum before shifting is 17 bits *)

     ELSE

             IF *merging-masking*           ; merging-masking

                 THEN *DEST[i+15:i] remains unchanged*

                 ELSE *zeroing-masking*     ; zeroing-masking

                    DEST[i+15:i] = 0

             FI

FI;

ENDFOR;

DEST[MAXVL-1:VL] := 0

Intel C/C++ 内在编译器

VPAVGB __m512i _mm512_avg_epu8( __m512i a, __m512i b);
VPAVGW __m512i _mm512_avg_epu16( __m512i a, __m512i b);
VPAVGB __m512i _mm512_mask_avg_epu8(__m512i s, __mmask64 m, __m512i a, __m512i b);
VPAVGW __m512i _mm512_mask_avg_epu16(__m512i s, __mmask32 m, __m512i a, __m512i b);
VPAVGB __m512i _mm512_maskz_avg_epu8( __mmask64 m, __m512i a, __m512i b);
VPAVGW __m512i _mm512_maskz_avg_epu16( __mmask32 m, __m512i a, __m512i b);
VPAVGB __m256i _mm256_mask_avg_epu8(__m256i s, __mmask32 m, __m256i a, __m256i b);
VPAVGW __m256i _mm256_mask_avg_epu16(__m256i s, __mmask16 m, __m256i a, __m256i b);
VPAVGB __m256i _mm256_maskz_avg_epu8( __mmask32 m, __m256i a, __m256i b);
VPAVGW __m256i _mm256_maskz_avg_epu16( __mmask16 m, __m256i a, __m256i b);
VPAVGB __m128i _mm_mask_avg_epu8(__m128i s, __mmask16 m, __m128i a, __m128i b);
VPAVGW __m128i _mm_mask_avg_epu16(__m128i s, __mmask8 m, __m128i a, __m128i b);
VPAVGB __m128i _mm_maskz_avg_epu8( __mmask16 m, __m128i a, __m128i b);
VPAVGW __m128i _mm_maskz_avg_epu16( __mmask8 m, __m128i a, __m128i b);
PAVGB __m64 _mm_avg_pu8 (__m64 a, __m64 b) PAVGW __m64 _mm_avg_pu16 (__m64 a, __m64 b) (V)PAVGB __m128i _mm_avg_epu8 ( __m128i a, __m128i b) (V)PAVGW __m128i _mm_avg_epu16 ( __m128i a, __m128i b) VPAVGB __m256i _mm256_avg_epu8 ( __m256i a, __m256i b) VPAVGW __m256i _mm256_avg_epu16 ( __m256i a, __m256i b);

受影响的旗帜

None.

数字例外

None.

其他例外

Non-EVEX-encoded discription,参见表2-21"第4类例外条件".

EVEX-encoded 指令,参见表2-51中的例外类型E4.nb,"Type E4类例外条件".

来源