Vesta
中文
源代码

SIDT

存储中断描述表

stableVMJITAOTinstruction

编码

操作码指令Op/En64 位兼容/传统说明
0F 01 /1SIDT mM有效有效存储 IDTR 到 m.

操作数编码

每个模式对应上表 Op/En 列的一个取值，说明各操作数按书写顺序分别编码在指令的哪个字段，以及指令对它是读、是写还是两者兼有。

M

  1. modrm.rm escrituraModRM 字节的 r/m 字段（第 2-0 位）；当 mod 字段要求时，还包括 SIB 字节和位移

实测开销

正在从 arch-data 加载实测数据...

说明

存储 目标操作数中中断描述表寄存器(IDTR)的内容。 目标操作数指定了一个6字节的内存位置.

在非64位模式中,寄存器的16位限制字段存储在内存位置的低2位元中,32位基址存储在高4位元中.

在64位模式中,操作数大小固定在8+2字节. 指令存储8字节基和2字节限值.

SIDT只在操作系统软件中有用;然而,它可以在应用程序中使用,而不会造成如果CR4.UMIP=0. 见"LGDT/LIDT-Load Global/Interrupt描述器表注册"第3章,Intel(R)64和IA-32架构软件开发者手册第2A卷,关于加载GDTR和IDTR的信息.

IA-32 架构兼容性

SIDT的16位形式与英特尔286处理器兼容,如果上部8位没有被引用. Intel 286处理器以1s填充这些比特;处理器世代比Intel 286处理器更晚以0s填充这些比特.

行动

IF instruction is SIDT
    THEN
          IF OperandSize =16 or OperandSize = 32 (* Legacy or Compatibility Mode *)
                THEN
                      DEST[0:15] := IDTR(Limit);
                      DEST[16:47] := IDTR(Base); FI; (* Full 32-bit base address stored *)
                ELSE (* 64-bit Mode *)
                      DEST[0:15] := IDTR(Limit);
                      DEST[16:79] := IDTR(Base); (* Full 64-bit base address stored *)
          FI;

FI;

受影响的旗帜

None.

异常

保护模式
#GP(0)如果目的地位于不可写入的区段中。如果一个内存运行有效地址位于CS,DS,ES,FS或GS区段限制之外,则使用DS,ES,FS,或GS寄存器访问内存,并包含一个NULL区段选择器。如果CR4.UMIP = 1和 CPL > 0,则使用该系统。
#SS(0)如果 内存操作数 有效地址在 SS 段限制之外. #PF(fault-code) 如果 页面错误 发生.
#AC(0)如果启用对齐检查,并在CPL=3.
#UD如果使用 LOCK 前缀 。
实地址模式
#GP如果内存操作数的有效地址在CS,DS,ES,FS或GS段限制之外.
#SS如果 内存操作数 的有效地址在 SS 段限制之外。
#UD如果使用 LOCK 前缀 。
虚拟 8086 模式
#GP(0)如果 内存操作数 的有效地址位于 CS,DS,ES,FS 或 GS 段限制之外,如果 CR4.UMIP = 1.
#SS(0)如果 内存操作数 有效地址在 SS 段限制之外. #PF(fault-code) 如果 页面错误 发生.
#AC(0)如果启用对齐检查, 并使用不对齐的内存引用 。
#UD如果使用 LOCK 前缀 。
兼容模式
与保护模式中的例外相同.
64 位模式
#SS(0)如果引用SS部分的内存地址是非冠状的.
#UD如果使用 LOCK 前缀 。
#GP(0)如果内存地址为非冠状形式. 如果 CR4.UMIP = 1 和 CPL > 0. #PF(fault-code) 如果发生 页面错误.
#AC(0)如果启用对齐检查,并在CPL=3.

来源