Vesta
中文
源代码

SQRTPS

单精度浮点 值的平方根

stableVMJITAOTinstruction

编码

操作码指令Op/En64 位兼容/传统说明
NP 0F 51 /rSQRTPS xmm1, xmm2/m128A有效有效计算xmm2/m128中打包单精度浮点值的方根,并将结果存储在xmm1中.
VEX.128.0F.WIG 51 /rVSQRTPS xmm1, xmm2/m128A有效有效计算xmm2/m128中打包单精度浮点值的方根,并将结果存储在xmm1中.
VEX.256.0F.WIG 51/rVSQRTPS ymm1, ymm2/m256A有效有效计算ymm2/m256中打包单精度浮点值的方根,并将结果存储在ymm1中.
EVEX.128.0F.W0 51 /rVSQRTPS xmm1 {k1}{z}, xmm2/m128/m32bcstB有效有效计算包装的单精度AVX512F的平方根) OR 浮点值在xmm2/m128/m32bcst中,并存储AVX10.1的结果在xmm1中标注写作k1.
EVEX.256.0F.W0 51 /rVSQRTPS ymm1 {k1}{z}, ymm2/m256/m32bcstB有效有效计算包装的单精度AVX512F的平方根) OR 浮点值在ymm2/m256/m32bcst中,并存储AVX10.1的结果在ymm1中标注写作k1.
EVEX.512.0F.W0 51/rVSQRTPS zmm1 {k1}{z}, zmm2/m512/m32bcst{er}B有效有效在zmm2/m512/m32bcst中计算包装的单精度OR AVX10.1 浮点值的平方根,并将结果存储在zmm1中,服从写掩码 k1.

操作数编码

每个模式对应上表 Op/En 列的一个取值，说明各操作数按书写顺序分别编码在指令的哪个字段，以及指令对它是读、是写还是两者兼有。

A

  1. modrm.reg escrituraModRM 字节的 reg 字段（第 5-3 位）
  2. modrm.rm lecturaModRM 字节的 r/m 字段（第 2-0 位）；当 mod 字段要求时，还包括 SIB 字节和位移

B

  1. modrm.reg escrituraModRM 字节的 reg 字段（第 5-3 位）
  2. modrm.rm lecturaModRM 字节的 r/m 字段（第 2-0 位）；当 mod 字段要求时，还包括 SIB 字节和位移

Tupla: Full

实测开销

正在从 arch-data 加载实测数据...

说明

执行 SIMD 计算 源操作数(第二个 操作数)中四,八或十六个 打包单精度浮点值 的平方根,将包装的 单精度浮点 结果存储在 目标操作数 中.

EVEX.512 编码版本 : 源操作数是一个ZMM/YMM/XMM的登记器,一个512/256/128位内存位置或512/256/128位矢量从32位内存位置广播. 目标操作数是一个按照写掩码更新的ZMM/YMM/XMM登记册.

VEX.256 编码版本 : 源操作数是一个YMM的寄存器或256位的内存位置. 目标操作数是一个YMM登记册. 对应的ZMM注册目的地被清零的上位(MAXVL-1:256).

VEX.128编码版本:源操作数 第二源操作数或128位内存位置. 目标操作数是一个XMM登记册. 对应的ZMM注册目的地被清零的上位(MAXVL-1:128).

128位遗产 SSE 版本 : 第二个来源可以是XMM寄存器或128位内存位置. 目的地与第一个来源的XMM注册点没有区别,对应的MAXVL-1:128注册点的上位点(ZMM注册点)没有修改.

说明: VEX.vvvv和EVEX.vvvv是保留的,必须是1111b,否则指令会#UD.

行动

VSQRTPS (EVEX Encoded Versions)

(KL, VL) = (4, 128), (8, 256), (16, 512)

IF (VL = 512) AND (EVEX.b = 1) AND (SRC *is register*)

     THEN

          SET_ROUNDING_MODE_FOR_THIS_INSTRUCTION(EVEX.RC);

     ELSE

          SET_ROUNDING_MODE_FOR_THIS_INSTRUCTION(MXCSR.RC);

FI;

FOR j := 0 TO KL-1

     i := j * 32

     IF k1[j] OR *no writemask* THEN

                  IF (EVEX.b = 1) AND (SRC *is memory*)

                       THEN DEST[i+31:i] := SQRT(SRC[31:0])

                       ELSE DEST[i+31:i] := SQRT(SRC[i+31:i])

                  FI;

          ELSE

                  IF *merging-masking*    ; merging-masking

                       THEN *DEST[i+31:i] remains unchanged*

                       ELSE               ; zeroing-masking

                       DEST[i+31:i] := 0

                  FI

     FI;

ENDFOR

DEST[MAXVL-1:VL] := 0

VSQRTPS (VEX.256 Encoded Version)
DEST[31:0] := SQRT(SRC[31:0])
DEST[63:32] := SQRT(SRC[63:32])
DEST[95:64] := SQRT(SRC[95:64])
DEST[127:96] := SQRT(SRC[127:96])
DEST[159:128] := SQRT(SRC[159:128])
DEST[191:160] := SQRT(SRC[191:160])
DEST[223:192] := SQRT(SRC[223:192])
DEST[255:224] := SQRT(SRC[255:224])

VSQRTPS (VEX.128 Encoded Version)
DEST[31:0] := SQRT(SRC[31:0])
DEST[63:32] := SQRT(SRC[63:32])
DEST[95:64] := SQRT(SRC[95:64])
DEST[127:96] := SQRT(SRC[127:96])
DEST[MAXVL-1:128] := 0

SQRTPS (128-bit Legacy SSE Version)
DEST[31:0] := SQRT(SRC[31:0])
DEST[63:32] := SQRT(SRC[63:32])
DEST[95:64] := SQRT(SRC[95:64])
DEST[127:96] := SQRT(SRC[127:96])
DEST[MAXVL-1:128] (Unmodified)

Intel C/C++ 内在编译器

VSQRTPS __m512 _mm512_sqrt_round_ps(__m512 a, int r);
VSQRTPS __m512 _mm512_mask_sqrt_round_ps(__m512 s, __mmask16 k, __m512 a, int r);
VSQRTPS __m512 _mm512_maskz_sqrt_round_ps( __mmask16 k, __m512 a, int r);
VSQRTPS __m256 _mm256_sqrt_ps (__m256 a);
VSQRTPS __m256 _mm256_mask_sqrt_ps(__m256 s, __mmask8 k, __m256 a, int r);
VSQRTPS __m256 _mm256_maskz_sqrt_ps( __mmask8 k, __m256 a, int r);
SQRTPS __m128 _mm_sqrt_ps (__m128 a);
VSQRTPS __m128 _mm_mask_sqrt_ps(__m128 s, __mmask8 k, __m128 a, int r);
VSQRTPS __m128 _mm_maskz_sqrt_ps( __mmask8 k, __m128 a, int r);

SIMD 浮点 例外

Invalid, Precision, Denormal.

其他例外

Non-EVEX-encoded discription,参见表2-19,"第2类例外条件",另外:

#UD               If VEX.vvvv != 1111B.

EVEX-encoded discription,参见表2-48,"Type E2类例外条件",另外还有:

#UD               If EVEX.vvvv != 1111B.

来源