Vesta
中文
源代码

SQRTSD

计算 标量 双精度浮点 值的平方根

stableVMJITAOTinstruction

编码

操作码指令Op/En64 位兼容/传统说明
F2 0F 51/rSQRTSD xmm1,xmm2/m64A有效有效计算xmm2/m64中低双精度浮点值的方根,并将结果存储在xmm1中.
VEX.LIG.F2.0F.WIG 51/rVSQRTSD xmm1,xmm2, xmm3/m64B有效有效计算xmm3/m64中低双精度浮点值的平方根,并将结果存储在xmm1中. 另外,双精度浮点上值(bits[127:64])从xmm2复制到xmm1[127:64].
EVEX.LLIG.F2.0F.W1 51/rVSQRTSD xmm1 {k1}{z}, xmm2, xmm3/m64{er}C有效有效计算低双精度浮动的平方根- ORAVX10.1点值xmm3/m64并存储结果到xmm1下级写掩码 k1此外,上双精度浮点值(bits[127:64])来自xmm2复制到xmm1[127:64].

操作数编码

每个模式对应上表 Op/En 列的一个取值，说明各操作数按书写顺序分别编码在指令的哪个字段，以及指令对它是读、是写还是两者兼有。

A

  1. modrm.reg escrituraModRM 字节的 reg 字段（第 5-3 位）
  2. modrm.rm lecturaModRM 字节的 r/m 字段（第 2-0 位）；当 mod 字段要求时，还包括 SIB 字节和位移

B

  1. modrm.reg escrituraModRM 字节的 reg 字段（第 5-3 位）
  2. vex.vvvv lecturaVEX 前缀的 vvvv 字段（按位取反）
  3. modrm.rm lecturaModRM 字节的 r/m 字段（第 2-0 位）；当 mod 字段要求时，还包括 SIB 字节和位移

C

  1. modrm.reg escrituraModRM 字节的 reg 字段（第 5-3 位）
  2. evex.vvvv lecturaEVEX 前缀的 vvvv 字段（按位取反）
  3. modrm.rm lecturaModRM 字节的 r/m 字段（第 2-0 位）；当 mod 字段要求时，还包括 SIB 字节和位移

Tupla: Tuple1 Scalar

实测开销

正在从 arch-data 加载实测数据...

说明

计算第二源操作数中低的双精度浮点值的方根,并存储双精度浮点结果为目标操作数. 第二源操作数可以是XMM的寄存器,也可以是64位的内存位置. 第一个来源和目标操作数是XMM登记册.

128位遗产 SSE 版本 : 第一源操作数和目标操作数是相同的. 目标操作数的位数127:64的四字不变. 相应的目的地注册保持不变的位数(MAXVL-1:64).

VEX.128和EVEX编码版本: 目标操作数的比特127:64从第一源操作数的相应比特复制. 目的地的位数(MAXVL-1:128)登记被清零.

EVEX 编码版本 : 目标操作数的低四字元素根据写掩码更新.

软件应确保VSQRTSD的编码与VEX.L=0. 用 VEX.L = 1 编码 VSQRTSD 可能会在不同处理器代代遇到不可预测的行为.

行动

VSQRTSD (EVEX Encoded Version)

IF (EVEX.b = 1) AND (SRC2 *is register*)

     THEN

     SET_ROUNDING_MODE_FOR_THIS_INSTRUCTION(EVEX.RC);

     ELSE

     SET_ROUNDING_MODE_FOR_THIS_INSTRUCTION(MXCSR.RC);

FI;

IF k1[0] or *no writemask*

     THEN DEST[63:0] := SQRT(SRC2[63:0])

     ELSE

     IF *merging-masking*                 ; merging-masking

           THEN *DEST[63:0] remains unchanged*

           ELSE                           ; zeroing-masking

           THEN DEST[63:0] := 0

     FI;

FI;

DEST[127:64] := SRC1[127:64]

DEST[MAXVL-1:128] := 0

VSQRTSD (VEX.128 Encoded Version)
DEST[63:0] := SQRT(SRC2[63:0])
DEST[127:64] := SRC1[127:64]
DEST[MAXVL-1:128] := 0

SQRTSD (128-bit Legacy SSE Version)
DEST[63:0] := SQRT(SRC[63:0])
DEST[MAXVL-1:64] (Unmodified)

Intel C/C++ 内在编译器

VSQRTSD __m128d _mm_sqrt_round_sd(__m128d a, __m128d b, int r);
VSQRTSD __m128d _mm_mask_sqrt_round_sd(__m128d s, __mmask8 k, __m128d a, __m128d b, int r);
VSQRTSD __m128d _mm_maskz_sqrt_round_sd(__mmask8 k, __m128d a, __m128d b, int r);
SQRTSD __m128d _mm_sqrt_sd (__m128d a, __m128d b);

SIMD 浮点 例外

Invalid, Precision, Denormal.

其他例外

Non-EVEX-encoded discription,参见表2-20"Type 3类例外条件". EVEX-encoded discription,参见表2-49"Type E3类例外条件".

来源