Vesta
中文
源代码

VCVTPD2UDQ

将 打包双精度浮点值 转换为无符号包装

stableVMJITAOTinstruction

编码

操作码指令Op/En64 位兼容/传统说明
EVEX.128.0F.W1 79 /rVCVTPD2UDQ xmm1 {k1}{z}, xmm2/m128/m64bcstA有效有效在 xmm2/m128/m64bcst 中将两个打包的双精度浮点AVX512F)OR值转换为两个未签名的 AVX10.1 双字整数在 xmm1 中标注为 writemask k1.
EVEX.256.0F.W1 79 /rVCVTPD2UDQ xmm1 {k1}{z}, ymm2/m256/m64bcstA有效有效在 ymm2/m256/m64bcst 中将四个已打包的 双精度浮点 AVX512F) OR值转换为四个未署名的 AVX10.1 双字整数,在 xmm1 中以 写掩码 k1为对象.
EVEX.512.0F.W1 79 /rVCVTPD2UDQ ymm1 {k1}{z}, zmm2/m512/m64bcst {er}A有效有效在 zmm2/m512/m64bcst 中将 8 个打包的双精度浮点 OR AVX10.1 值转换为 8 个无符号的双字整数,在 ymm1 中以 writemask k1 值表示.

操作数编码

每个模式对应上表 Op/En 列的一个取值，说明各操作数按书写顺序分别编码在指令的哪个字段，以及指令对它是读、是写还是两者兼有。

A

  1. modrm.reg escrituraModRM 字节的 reg 字段（第 5-3 位）
  2. modrm.rm lecturaModRM 字节的 r/m 字段（第 2-0 位）；当 mod 字段要求时，还包括 SIB 字节和位移

Tupla: Full

实测开销

正在从 arch-data 加载实测数据...

说明

将源操作数(第二个操作数)中的打包双精度浮点值转换为目标操作数(第一个操作数)中的无符号双字整数.

当转换不准确时,返回的值按照MXCSR寄存器或嵌入式圆形控制位的圆形控制位进行四舍五入. 如果转换后的结果不能以目的格式表示,则提高 浮点 无效例外,如果掩盖了这个例外,则返回整数值 FFFFFFFFH.

源操作数是一个ZMM/YMM/XMM的登记器,一个512/256/128位的内存位置,或者从64位的内存位置广播的512/256/128位矢量. 目标操作数是一个ZMM/YMM/XMM的登记册,有条件的更新有写掩码 k1. 对应目的地MAXVL-1:256的上位数(MAXVL-1:256) 被清零.

EVEX.vvvv是保留的,必须是1111b,否则指令会#UD.

行动

VCVTPD2UDQ (EVEX Encoded Versions) When SRC2 Operand is a Register
(KL, VL) = (2, 128), (4, 256), (8, 512)
IF (VL = 512) AND (EVEX.b = 1)

    THEN
          SET_ROUNDING_MODE_FOR_THIS_INSTRUCTION(EVEX.RC);

    ELSE
          SET_ROUNDING_MODE_FOR_THIS_INSTRUCTION(MXCSR.RC);

FI;

FOR j := 0 TO KL-1
    i := j * 32
    k := j * 64
    IF k1[j] OR *no writemask*
          THEN
                DEST[i+31:i] :=
                Convert_Double_Precision_Floating_Point_To_UInteger(SRC[k+63:k])


     ELSE

             IF *merging-masking*      ; merging-masking

                  THEN *DEST[i+31:i] remains unchanged*

                  ELSE                 ; zeroing-masking

                    DEST[i+31:i] := 0

             FI

FI;

ENDFOR

DEST[MAXVL-1:VL/2] := 0

VCVTPD2UDQ (EVEX Encoded Versions) When SRC Operand is a Memory Source
(KL, VL) = (2, 128), (4, 256), (8, 512)

FOR j := 0 TO KL-1

i := j * 32

k := j * 64

IF k1[j] OR *no writemask*

     THEN

             IF (EVEX.b = 1)

                  THEN

                    DEST[i+31:i] :=

             Convert_Double_Precision_Floating_Point_To_UInteger(SRC[63:0])

                  ELSE

                    DEST[i+31:i] :=

             Convert_Double_Precision_Floating_Point_To_UInteger(SRC[k+63:k])

             FI;

     ELSE

             IF *merging-masking*      ; merging-masking

                  THEN *DEST[i+31:i] remains unchanged*

                  ELSE                 ; zeroing-masking

                    DEST[i+31:i] := 0

             FI

FI;

ENDFOR

DEST[MAXVL-1:VL/2] := 0

Intel C/C++ 内在编译器

VCVTPD2UDQ __m256i _mm512_cvtpd_epu32( __m512d a);
VCVTPD2UDQ __m256i _mm512_mask_cvtpd_epu32( __m256i s, __mmask8 k, __m512d a);
VCVTPD2UDQ __m256i _mm512_maskz_cvtpd_epu32( __mmask8 k, __m512d a);
VCVTPD2UDQ __m256i _mm512_cvt_roundpd_epu32( __m512d a, int r);
VCVTPD2UDQ __m256i _mm512_mask_cvt_roundpd_epu32( __m256i s, __mmask8 k, __m512d a, int r);
VCVTPD2UDQ __m256i _mm512_maskz_cvt_roundpd_epu32( __mmask8 k, __m512d a, int r);
VCVTPD2UDQ __m128i _mm256_mask_cvtpd_epu32( __m128i s, __mmask8 k, __m256d a);
VCVTPD2UDQ __m128i _mm256_maskz_cvtpd_epu32( __mmask8 k, __m256d a);
VCVTPD2UDQ __m128i _mm_mask_cvtpd_epu32( __m128i s, __mmask8 k, __m128d a);
VCVTPD2UDQ __m128i _mm_maskz_cvtpd_epu32( __mmask8 k, __m128d a);

SIMD 浮点 例外

Invalid, Precision.

其他例外

EVEX-encoded 指令,参见表2-48,"Type E2 Class Exception Centers".

Additionally: If EVEX.vvvv != 1111B.

#UD

来源