Vesta
中文
源代码

VCVTQQ2PH

将已签名的四字形整数转换为已包装的 FP16 值

stableVMJITAOTinstruction

编码

操作码指令Op/En64 位兼容/传统说明
EVEX.128.NP.MAP5.W1 5B /rVCVTQQ2PH xmm1{k1}{z}, xmm2/m128/m64bcstA有效有效转换两个已打包的四字整数AND AVX512VL) xmm2/m128/m64bcst 到包装FP16数值,或AVX10.1并存储结果xmm1须遵守写掩码 k1.
EVEX.256.NP.MAP5.W1 5B /rVCVTQQ2PH xmm1{k1}{z}, ymm2/m256/m64bcstA有效有效转换四个已打包的四字整数AND AVX512VL) ymm2/m256/m64bcst 到包装FP16数值,或AVX10.1并存储结果xmm1须遵守写掩码 k1.
EVEX.512.NP.MAP5.W1 5B /rVCVTQQ2PH xmm1{k1}{z}, zmm2/m512/m64bcst {er}A有效有效将 OR AVX10.1 zmm2/m512/m64bcst 中的8个已打包的四字形签名整数转换为已打包的 FP16 值,并将结果存储在 xmm1 中,以 写掩码 k1为对象.

操作数编码

每个模式对应上表 Op/En 列的一个取值，说明各操作数按书写顺序分别编码在指令的哪个字段，以及指令对它是读、是写还是两者兼有。

A

  1. modrm.reg escrituraModRM 字节的 reg 字段（第 5-3 位）
  2. modrm.rm lecturaModRM 字节的 r/m 字段（第 2-0 位）；当 mod 字段要求时，还包括 SIB 字节和位移

Tupla: Full

实测开销

正在从 arch-data 加载实测数据...

说明

本指令将 源操作数 中已打包的签名四字整数转换为 FP16 中打包的 目标操作数 值. 目的地元素根据写掩码更新.

EVEX.vvvv是保留的,必须是1111b,否则指令会#UD.

如果转换操作结果溢出,MXCSR.OM=0,则用OE=1,PE=1提出SIMD例外.

行动

VCVTQQ2PH DEST, SRC
VL = 128, 256 or 512
KL := VL / 64

IF *SRC is a register* and (VL = 512) AND (EVEX.b = 1):
    SET_RM(EVEX.RC)

ELSE:
    SET_RM(MXCSR.RC)

FOR j := 0 TO KL-1:
    IF k1[j] OR *no writemask*:
          IF *SRC is memory* and EVEX.b = 1:
                tsrc := SRC.qword[0]
          ELSE
                tsrc := SRC.qword[j]
          DEST.fp16[j] := Convert_integer64_to_fp16(tsrc)
    ELSE IF *zeroing*:
          DEST.fp16[j] := 0
    // else dest.fp16[j] remains unchanged

DEST[MAXVL-1:VL/4] := 0

Intel C/C++ 内在编译器

VCVTQQ2PH __m128h _mm512_cvt_roundepi64_ph (__m512i a, int rounding);
VCVTQQ2PH __m128h _mm512_mask_cvt_roundepi64_ph (__m128h src, __mmask8 k, __m512i a, int rounding);
VCVTQQ2PH __m128h _mm512_maskz_cvt_roundepi64_ph (__mmask8 k, __m512i a, int rounding);
VCVTQQ2PH __m128h _mm_cvtepi64_ph (__m128i a);
VCVTQQ2PH __m128h _mm_mask_cvtepi64_ph (__m128h src, __mmask8 k, __m128i a);
VCVTQQ2PH __m128h _mm_maskz_cvtepi64_ph (__mmask8 k, __m128i a);
VCVTQQ2PH __m128h _mm256_cvtepi64_ph (__m256i a);
VCVTQQ2PH __m128h _mm256_mask_cvtepi64_ph (__m128h src, __mmask8 k, __m256i a);
VCVTQQ2PH __m128h _mm256_maskz_cvtepi64_ph (__mmask8 k, __m256i a);
VCVTQQ2PH __m128h _mm512_cvtepi64_ph (__m512i a);
VCVTQQ2PH __m128h _mm512_mask_cvtepi64_ph (__m128h src, __mmask8 k, __m512i a);
VCVTQQ2PH __m128h _mm512_maskz_cvtepi64_ph (__mmask8 k, __m512i a);

SIMD 浮点 例外

Overflow, Precision.

其他例外

EVEX-encoded 指令,参见表2-48,"Type E2 Class Exception Centers".

来源