Vesta
中文
源代码

VCVTSD2SH

将 Low FP64 值转换为 FP16 值

stableVMJITAOTinstruction

编码

操作码指令Op/En64 位兼容/传统说明
EVEX.LLIG.F2.MAP5.W1 5A /rVCVTSD2SH xmm1{k1}{z}, xmm2, xmm3/m64 {er}A有效有效将 xmm3/m64 中低的 FP64 值转换为 OR AVX10.1 FP16 值,并将结果存储为 xmm1 的低元素,归为 写掩码 k1. Bits 127:16 of xmm2 复制到 xmm1 [127:16].

操作数编码

每个模式对应上表 Op/En 列的一个取值，说明各操作数按书写顺序分别编码在指令的哪个字段，以及指令对它是读、是写还是两者兼有。

A

  1. modrm.reg escrituraModRM 字节的 reg 字段（第 5-3 位）
  2. vex.vvvv lecturaVEX 前缀的 vvvv 字段（按位取反）
  3. modrm.rm lecturaModRM 字节的 r/m 字段（第 2-0 位）；当 mod 字段要求时，还包括 SIB 字节和位移

Tupla: Scalar

实测开销

正在从 arch-data 加载实测数据...

说明

本指令将第二源操作数中低的FP64值转换为FP16值,并将结果存储为目标操作数的低元素.

当转换不准确时,返回的值按照MXCSR寄存器中的四舍五入控制位数进行四舍五入.

目标操作数的比特127:16从第一源操作数的相应比特复制. 比特斯MAXVL-1:128 其中目标操作数为被清零. 目的地的低FP16元素根据写掩码更新.

行动

VCVTSD2SH dest, src1, src2
IF *SRC2 is a register* and (EVEX.b = 1):

    SET_RM(EVEX.RC)
ELSE:

    SET_RM(MXCSR.RC)

IF k1[0] OR *no writemask*:
    DEST.fp16[0] := Convert_fp64_to_fp16(SRC2.fp64[0])

ELSE IF *zeroing*:
    DEST.fp16[0] := 0

// else dest.fp16[0] remains unchanged

DEST[127:16] := SRC1[127:16]
DEST[MAXVL-1:128] := 0

Intel C/C++ 内在编译器

VCVTSD2SH __m128h _mm_cvt_roundsd_sh (__m128h a, __m128d b, const int rounding);
VCVTSD2SH __m128h _mm_mask_cvt_roundsd_sh (__m128h src, __mmask8 k, __m128h a, __m128d b, const int rounding);
VCVTSD2SH __m128h _mm_maskz_cvt_roundsd_sh (__mmask8 k, __m128h a, __m128d b, const int rounding);
VCVTSD2SH __m128h _mm_cvtsd_sh (__m128h a, __m128d b);
VCVTSD2SH __m128h _mm_mask_cvtsd_sh (__m128h src, __mmask8 k, __m128h a, __m128d b);
VCVTSD2SH __m128h _mm_maskz_cvtsd_sh (__mmask8 k, __m128h a, __m128d b);

SIMD 浮点 例外

Invalid, Underflow, Overflow, Precision, Denormal.

其他例外

EVEX-encoded 指令,参见表2-49"Type E3类例外条件".

来源