Vesta
中文
源代码

VCVTTPS2UQQ

打包单精度浮点值 转换为

stableVMJITAOTinstruction

编码

操作码指令Op/En64 位兼容/传统说明
EVEX.128.66.0F.W0 78 /rVCVTTPS2UQQ xmm1 {k1}{z}, xmm2/m64/m32bcstA有效有效从 xmm2/m64/m32bcst 转换两个已打包的 单精度浮点 AVX512DQ) OR值为两个已打包的 AVX10.1 未署名的四字形值,在 xmm1 中使用调值,以 写掩码 k1为标注.
EVEX.256.66.0F.W0 78 /rVCVTTPS2UQQ ymm1 {k1}{z}, xmm2/m128/m32bcstA有效有效从 xmm2/m128/m32bcst 转换四个已打包的 单精度浮点 AVX512DQ) OR值为四个已打包的 AVX10.1 未署名的四字值,在 ymm1 中使用调值,以 写掩码 k1为标注.
EVEX.512.66.0F.W0 78 /rVCVTTPS2UQQ zmm1 {k1}{z}, ymm2/m256/m32bcst {sae}A有效有效将 ymm2/m256/m32bcst 的 8 个已包装的 单精度浮点 OR AVX10.1 值转换为 zmm1 中的8个未签名的四字值,使用切换方式进行写掩码 k1.

操作数编码

每个模式对应上表 Op/En 列的一个取值，说明各操作数按书写顺序分别编码在指令的哪个字段，以及指令对它是读、是写还是两者兼有。

A

  1. modrm.reg escrituraModRM 字节的 reg 字段（第 5-3 位）
  2. modrm.rm lecturaModRM 字节的 r/m 字段（第 2-0 位）；当 mod 字段要求时，还包括 SIB 字节和位移

Tupla: Half

实测开销

正在从 arch-data 加载实测数据...

说明

将 源操作数 中最多 8 打包单精度浮点值 的切变转换为 目标操作数 中的无符号四字整数。

当转换不准确时,返回一个切换值(圆向零)。 如果转换后的结果不能以目的格式表示,则提高 浮点 无效例外,如果掩盖了这个例外,则返回整数值FFFFFF FFFFFFH.

EVEX 编码版本 : 源操作数是一个YMM/XMM/XMM(下64位)的登记器或256/128/64位内存位置. 目的地操作是一个带写掩码 k1有条件更新的矢量寄存器.

说明: EVEX.vvvv是保留的,必须是1111b,否则指令会#UD.

行动

VCVTTPS2UQQ (EVEX Encoded Versions) When SRC Operand is a Register

(KL, VL) = (2, 128), (4, 256), (8, 512)

FOR j := 0 TO KL-1

i := j * 64

k := j * 32

IF k1[j] OR *no writemask*

     THEN DEST[i+63:i] :=

             Convert_Single_Precision_To_UQuadInteger_Truncate(SRC[k+31:k])

     ELSE

             IF *merging-masking*                   ; merging-masking

                 THEN *DEST[i+63:i] remains unchanged*

                 ELSE                               ; zeroing-masking

                    DEST[i+63:i] := 0

             FI

FI;

ENDFOR

DEST[MAXVL-1:VL] := 0


VCVTTPS2UQQ (EVEX Encoded Versions) When SRC Operand is a Memory Source
(KL, VL) = (2, 128), (4, 256), (8, 512)

FOR j := 0 TO KL-1

i := j * 64

k := j * 32

IF k1[j] OR *no writemask*

     THEN

             IF (EVEX.b == 1)

                  THEN

                    DEST[i+63:i] :=

             Convert_Single_Precision_To_UQuadInteger_Truncate(SRC[31:0])

                  ELSE

                    DEST[i+63:i] :=

             Convert_Single_Precision_To_UQuadInteger_Truncate(SRC[k+31:k])

             FI;

     ELSE

             IF *merging-masking*      ; merging-masking

                  THEN *DEST[i+63:i] remains unchanged*

                  ELSE                 ; zeroing-masking

                    DEST[i+63:i] := 0

             FI

FI;

ENDFOR

DEST[MAXVL-1:VL] := 0

Intel C/C++ 内在编译器

VCVTTPS2UQQ _mm<size>[_mask[z]]_cvtt[_round]ps_epu64 VCVTTPS2UQQ __m512i _mm512_cvttps_epu64( __m256 a);
VCVTTPS2UQQ __m512i _mm512_mask_cvttps_epu64( __m512i s, __mmask16 k, __m256 a);
VCVTTPS2UQQ __m512i _mm512_maskz_cvttps_epu64( __mmask16 k, __m256 a);
VCVTTPS2UQQ __m512i _mm512_cvtt_roundps_epu64( __m256 a, int sae);
VCVTTPS2UQQ __m512i _mm512_mask_cvtt_roundps_epu64( __m512i s, __mmask16 k, __m256 a, int sae);
VCVTTPS2UQQ __m512i _mm512_maskz_cvtt_roundps_epu64( __mmask16 k, __m256 a, int sae);
VCVTTPS2UQQ __m256i _mm256_mask_cvttps_epu64( __m256i s, __mmask8 k, __m128 a);
VCVTTPS2UQQ __m256i _mm256_maskz_cvttps_epu64( __mmask8 k, __m128 a);
VCVTTPS2UQQ __m128i _mm_mask_cvttps_epu64( __m128i s, __mmask8 k, __m128 a);
VCVTTPS2UQQ __m128i _mm_maskz_cvttps_epu64( __mmask8 k, __m128 a);

SIMD 浮点 例外

Invalid, Precision.

其他例外

EVEX-encoded 指令,参见表2-48,"Type E2 Class Exception Centers".

Additionally:

#UD                     If EVEX.vvvv != 1111B.

来源