Vesta
中文
源代码

VCVTUDQ2PD

将未签名的双字整数转换为双精度

stableVMJITAOTinstruction

编码

操作码指令Op/En64 位兼容/传统说明
EVEX.128.F3.0F.W0 7A /rVCVTUDQ2PD xmm1 {k1}{z}, xmm2/m64/m32bcstA有效有效转换两个无符号的双字整数AVX512F或来自xmm2/m64/m32bcst 双打包AVX10.1精确度浮点值输入xmm1与写掩码 k1.
EVEX.256.F3.0F.W0 7A /rVCVTUDQ2PD ymm1 {k1}{z}, xmm2/m128/m32bcstA有效有效转换四个无符号组合的双字整数AVX512F或来自xmm2/m128/m32bcst 双打包AVX10.1精确度浮点值输入ymm1与写掩码 k1.
EVEX.512.F3.0F.W0 7A /rVCVTUDQ2PD zmm1 {k1}{z}, ymm2/m256/m32bcstA有效有效从 ymm2/m256/m32bcst 转换8个无符号的双字整数 OR AVX10.1 在 zmm1 转换为 8 个 打包双精度浮点值 与 写掩码 k1.

操作数编码

每个模式对应上表 Op/En 列的一个取值，说明各操作数按书写顺序分别编码在指令的哪个字段，以及指令对它是读、是写还是两者兼有。

A

  1. modrm.reg escrituraModRM 字节的 reg 字段（第 5-3 位）
  2. modrm.rm lecturaModRM 字节的 r/m 字段（第 2-0 位）；当 mod 字段要求时，还包括 SIB 字节和位移

Tupla: Half

实测开销

正在从 arch-data 加载实测数据...

说明

将源操作(第二个操作)中未签名的已打包的双字整数转换为目标操作(第一个操作)中打包的双精度浮点值.

源操作数是一个YMM/XMM/XMM(小于64位)的寄存器,一个256/128/64位的内存位置或256/128/64位的向量从32位的内存位置广播. 目标操作数是一个ZMM/YMM/XMM的登记册,有条件的更新有写掩码 k1.

试图用 EVEX 嵌入四舍五入编码此指令被忽略 。

说明: EVEX.vvvv是保留的,必须是1111b,否则指令会#UD.

行动

VCVTUDQ2PD (EVEX Encoded Versions) When SRC Operand is a Register

(KL, VL) = (2, 128), (4, 256), (8, 512)

FOR j := 0 TO KL-1

i := j * 64

k := j * 32

IF k1[j] OR *no writemask*

     THEN DEST[i+63:i] :=

             Convert_UInteger_To_Double_Precision_Floating_Point(SRC[k+31:k])

     ELSE

             IF *merging-masking*             ; merging-masking

                 THEN *DEST[i+63:i] remains unchanged*

                 ELSE                         ; zeroing-masking

                    DEST[i+63:i] := 0

             FI

FI;

ENDFOR

DEST[MAXVL-1:VL] := 0

VCVTUDQ2PD (EVEX Encoded Versions) When SRC Operand is a Memory Source


(KL, VL) = (2, 128), (4, 256), (8, 512)

FOR j := 0 TO KL-1

i := j * 64

k := j * 32

IF k1[j] OR *no writemask*

     THEN

             IF (EVEX.b = 1)

                  THEN

                    DEST[i+63:i] :=

             Convert_UInteger_To_Double_Precision_Floating_Point(SRC[31:0])

                  ELSE

                    DEST[i+63:i] :=

             Convert_UInteger_To_Double_Precision_Floating_Point(SRC[k+31:k])

             FI;

     ELSE

             IF *merging-masking*        ; merging-masking

                  THEN *DEST[i+63:i] remains unchanged*

                  ELSE                   ; zeroing-masking

                    DEST[i+63:i] := 0

             FI

FI;

ENDFOR

DEST[MAXVL-1:VL] := 0

Intel C/C++ 内在编译器

VCVTUDQ2PD __m512d _mm512_cvtepu32_pd( __m256i a);
VCVTUDQ2PD __m512d _mm512_mask_cvtepu32_pd( __m512d s, __mmask8 k, __m256i a);
VCVTUDQ2PD __m512d _mm512_maskz_cvtepu32_pd( __mmask8 k, __m256i a);
VCVTUDQ2PD __m256d _mm256_cvtepu32_pd( __m128i a);
VCVTUDQ2PD __m256d _mm256_mask_cvtepu32_pd( __m256d s, __mmask8 k, __m128i a);
VCVTUDQ2PD __m256d _mm256_maskz_cvtepu32_pd( __mmask8 k, __m128i a);
VCVTUDQ2PD __m128d _mm_cvtepu32_pd( __m128i a);
VCVTUDQ2PD __m128d _mm_mask_cvtepu32_pd( __m128d s, __mmask8 k, __m128i a);
VCVTUDQ2PD __m128d _mm_maskz_cvtepu32_pd( __mmask8 k, __m128i a);

SIMD 浮点 例外

None.

其他例外

EVEX-encoded指令,参见表2-53,"Type E5类例外条件".

Additionally:

#UD                     If EVEX.vvvv != 1111B.

来源