Vesta
中文
源代码

VCVTUSI2SH

将未签名的双字整数转换为 FP16 值

stableVMJITAOTinstruction

编码

操作码指令Op/En64 位兼容/传统说明
EVEX.LLIG.F3.MAP5.W0 7B /rVCVTUSI2SH xmm1, xmm2, r32/m32 {er}A有效v1将无符号的双字整数从r32/m32转换为FP16值,并存储结果为xmm1. Bits 127:16从xmm2复制到xmm1[127:16].
EVEX.LLIG.F3.MAP5.W1 7B /rVCVTUSI2SH xmm1, xmm2, r64/m64 {er}A有效不可编码从 r64/m64 转换为 FP16 的无符号四字整数,并存储结果为 xmm1. Bits 127:16 from xmm2 复制到 xmm1 [127:16].

操作数编码

每个模式对应上表 Op/En 列的一个取值，说明各操作数按书写顺序分别编码在指令的哪个字段，以及指令对它是读、是写还是两者兼有。

A

  1. modrm.reg escrituraModRM 字节的 reg 字段（第 5-3 位）
  2. vex.vvvv lecturaVEX 前缀的 vvvv 字段（按位取反）
  3. modrm.rm lecturaModRM 字节的 r/m 字段（第 2-0 位）；当 mod 字段要求时，还包括 SIB 字节和位移

Tupla: Scalar

实测开销

正在从 arch-data 加载实测数据...

说明

本指令在第二个源代码的操作中将一个无符号的双字整数(或如果操作大小为64位的无符号的四字整数)转换为目的地操作中FP16值. 结果存储在 目标操作数 的低词中. 当转换不准确时,返回的值按照MXCSR寄存器或嵌入式四舍五入控件中的四舍五入控制位进行四舍五入.

第二源操作数可以是通用寄存器或32/64位的内存位置. 第一个来源和目标操作数是XMM登记册. XMM注册目的地中的比特127:16从第一源操作数中的相应比特复制. 目的地的Bits MAXVL-1:128注册被清零.

如果转换操作结果溢出,MXCSR.OM=0,则用OE=1,PE=1提出SIMD例外.

行动

VCVTUSI2SH dest, src1, src2
IF *SRC2 is a register* and (EVEX.b = 1):

    SET_RM(EVEX.RC)
ELSE:

    SET_RM(MXCSR.RC)

IF 64-mode and OperandSize == 64:
    DEST.fp16[0] := Convert_unsigned_integer64_to_fp16(SRC2.qword)

ELSE:
    DEST.fp16[0] := Convert_unsigned_integer32_to_fp16(SRC2.dword)

DEST[127:16] := SRC1[127:16]
DEST[MAXVL-1:128] := 0

Intel C/C++ 内在编译器

VCVTUSI2SH __m128h _mm_cvt_roundu32_sh (__m128h a, unsigned int b, int rounding);
VCVTUSI2SH __m128h _mm_cvt_roundu64_sh (__m128h a, unsigned __int64 b, int rounding);
VCVTUSI2SH __m128h _mm_cvtu32_sh (__m128h a, unsigned int b);
VCVTUSI2SH __m128h _mm_cvtu64_sh (__m128h a, unsigned __int64 b);

SIMD 浮点 例外

Overflow, Precision.

其他例外

EVEX-encoded 指令,参见表2-50,"Type E3NF Class Exception Centers".

来源