Vesta
中文
源代码

VDBPSADBW

在未签名字节上双块包装的和绝对偏差( SAD)

stableVMJITAOTinstruction

编码

操作码指令Op/En64 位兼容/传统说明
EVEX.128.66.0F3A.W0 42 /r ibVDBPSADBW xmm1 {k1}{z}, xmm2, xmm3/m128, imm8A有效有效使用 imm8 的洗牌控制器,计算 SAD 未签名字节的字节结果 AVX512BW 或 xmm2 未签名字节的字节块 AVX10.1 从 xmm3/m128 转换而来的字节,结果在 writemask k1 下写入 xmm1 .
EVEX.256.66.0F3A.W0 42 /r ibVDBPSADBW ymm1 {k1}{z}, ymm2, ymm3/m256, imm8A有效有效使用 imm8 的洗牌控制器,计算 SAD 未签名字节的字节结果 AVX512BW 或 ymm2 未签名字节的字节块 AVX10.1 从 ymm3/m256 转换而来的字节,结果在 writemask k1 下写入 ymm1 .
EVEX.512.66.0F3A.W0 42 /r ibVDBPSADBW zmm1 {k1}{z}, zmm2, zmm3/m512, imm8A有效有效使用 imm8 的洗牌控制来计算来自 zmm2 的 OR AVX10.1 dword 块中未签名字节的 SAD 字节结果,并使用 zmm3/m512 的未签名字节转换为 zmm3/m512 字节,结果在 写掩码 k1 下写入 zmm1 .

操作数编码

每个模式对应上表 Op/En 列的一个取值，说明各操作数按书写顺序分别编码在指令的哪个字段，以及指令对它是读、是写还是两者兼有。

A

  1. modrm.reg escrituraModRM 字节的 reg 字段（第 5-3 位）
  2. evex.vvvv lecturaEVEX 前缀的 vvvv 字段（按位取反）
  3. modrm.rm lecturaModRM 字节的 r/m 字段（第 2-0 位）；当 mod 字段要求时，还包括 SIB 字节和位移
  4. imm8指令后的立即数字节

Tupla: Full Mem

实测开销

正在从 arch-data 加载实测数据...

说明

计算两个32位的词元素中未签名字节的SAD(绝对差异之和)字段结果. 包装的SAD字段结果按qword超块的倍数计算,在目的地登记册的每个64位超块中产生4个SAD字段结果.

在每块包装的单词结果的超级块中,SAD来自两个32位的单词元素的结果计算如下:

来自中间向量的qword超块,在第一个源代码的对应qword超块中带有固定的dword元素. 中间向量,见图5-8中的"Tmp1",由第二源操作数的imm8字节构建为shuffle控制,用于在第二源操作数的128位车道内选择dword元素. Tmp1的Qword超块中的两个滑动的Dword元素分别位于超块内的字节偏移0和1. 第一源操作数的qword超级块中固定的dword元素位于字节偏移0.

一个来自中间矢量 Tmp1 的 qword 超块,在 第一源操作数 的相应 qword 超块中带有第二个固定的 dword 元素. Tmp1的Qword超块的两个滑动的Dword元素分别位于超块内的字节偏移2和3. 第一源操作数的qword超级块中的固定字元位于字节偏移4处.

中间向量由imm8字节内的一个双位字段在第二源操作数的相应128位上选择. Imm8字节在中间向量和第二源操作数的每个128位车道内充当dwordshuffle控制,类似于PSHUFD.

第一源操作数是一个ZMM/YMM/XMM登记册. 第二源操作数是一个ZMM/YMM/XMM登记册,或512/256/128位内存位置. 目标操作数基于写掩码 k1在16位单词颗粒性上有条件更新.

                            127+128*n                   95+128*n                    63+128*n                               31+128*n                 128*n
                                               DW3                    DW2                        DW1                                 DW0

128-bit Lane of Src2

                                                    imm8 shuffle control                                                                  00B: DW0

01B: DW1

                                                                             7      5            3                 10                     10B: DW2

11B: DW3

                                127+128*n               95+128*n                    63+128*n                               31+128*n                 128*n

128-bit Lane of Tmp1

Tmp1 Qword 超级块

55 47 39 31 24 39 31 23 15 8

                                      Tmp1 sliding dword                                                                                 Tmp1 sliding dword

63 55 47 39 32 31 23 15 7 0

                                                    Src1 stationary dword 1                       ____                                    Src1 stationary dword 0

_ _ _ _ abs abs abs abs

abs abs abs abs

                         +                          47 39 31 23 16                                                 +
                                                                             Tmp1 sliding dword                              31 23 15 7 0

Tmp1 滑动词

                                                    63 55 47 39 32                                                     31 23 15 7 0                          Src1 stationary dword 0

Src1 固定字 1 b b b

                                                    +                                                                                     +
                                             63     47                          31                                     15                    0

目标Qword 超级块

图5-8. 64位SAD操作的超级区块 VDBPSADBW

行动

VDBPSADBW (EVEX Encoded Versions)
(KL, VL) = (8, 128), (16, 256), (32, 512)
Selection of quadruplets:
FOR I = 0 to VL step 128

    TMP1[I+31:I] := select (SRC2[I+127: I], imm8[1:0])
    TMP1[I+63: I+32] := select (SRC2[I+127: I], imm8[3:2])
    TMP1[I+95: I+64] := select (SRC2[I+127: I], imm8[5:4])
    TMP1[I+127: I+96] := select (SRC2[I+127: I], imm8[7:6])
END FOR

SAD of quadruplets:

FOR I =0 to VL step 64
    TMP_DEST[I+15:I] := ABS(SRC1[I+7: I] - TMP1[I+7: I]) +
          ABS(SRC1[I+15: I+8]- TMP1[I+15: I+8]) +


     ABS(SRC1[I+23: I+16]- TMP1[I+23: I+16]) +
     ABS(SRC1[I+31: I+24]- TMP1[I+31: I+24])

TMP_DEST[I+31: I+16] := ABS(SRC1[I+7: I] - TMP1[I+15: I+8]) +
      ABS(SRC1[I+15: I+8]- TMP1[I+23: I+16]) +
      ABS(SRC1[I+23: I+16]- TMP1[I+31: I+24]) +
      ABS(SRC1[I+31: I+24]- TMP1[I+39: I+32])

TMP_DEST[I+47: I+32] := ABS(SRC1[I+39: I+32] - TMP1[I+23: I+16]) +
      ABS(SRC1[I+47: I+40]- TMP1[I+31: I+24]) +
      ABS(SRC1[I+55: I+48]- TMP1[I+39: I+32]) +
      ABS(SRC1[I+63: I+56]- TMP1[I+47: I+40])

    TMP_DEST[I+63: I+48] := ABS(SRC1[I+39: I+32] - TMP1[I+31: I+24]) +
          ABS(SRC1[I+47: I+40] - TMP1[I+39: I+32]) +
          ABS(SRC1[I+55: I+48] - TMP1[I+47: I+40]) +
          ABS(SRC1[I+63: I+56] - TMP1[I+55: I+48])

ENDFOR

FOR j := 0 TO KL-1

i := j * 16

IF k1[j] OR *no writemask*

     THEN DEST[i+15:i] := TMP_DEST[i+15:i]

     ELSE

        IF *merging-masking*                ; merging-masking

             THEN *DEST[i+15:i] remains unchanged*

             ELSE                           ; zeroing-masking

                    DEST[i+15:i] := 0

        FI

FI;

ENDFOR

DEST[MAXVL-1:VL] := 0

Intel C/C++ 内在编译器

VDBPSADBW __m512i _mm512_dbsad_epu8(__m512i a, __m512i b int imm8);
VDBPSADBW __m512i _mm512_mask_dbsad_epu8(__m512i s, __mmask32 m, __m512i a, __m512i b int imm8);
VDBPSADBW __m512i _mm512_maskz_dbsad_epu8(__mmask32 m, __m512i a, __m512i b int imm8);
VDBPSADBW __m256i _mm256_dbsad_epu8(__m256i a, __m256i b int imm8);
VDBPSADBW __m256i _mm256_mask_dbsad_epu8(__m256i s, __mmask16 m, __m256i a, __m256i b int imm8);
VDBPSADBW __m256i _mm256_maskz_dbsad_epu8(__mmask16 m, __m256i a, __m256i b int imm8);
VDBPSADBW __m128i _mm_dbsad_epu8(__m128i a, __m128i b int imm8);
VDBPSADBW __m128i _mm_mask_dbsad_epu8(__m128i s, __mmask8 m, __m128i a, __m128i b int imm8);
VDBPSADBW __m128i _mm_maskz_dbsad_epu8(__mmask8 m, __m128i a, __m128i b int imm8);

SIMD 浮点 例外

None.

其他例外

参见表2-52中的例外类型E4NF.nb,"Type E4NF类例外条件".

来源